聯華電子和新思科技合作加速14奈米客製化設計

聯華電子與新思科技(Synopsys)共同宣布，雙方拓展合作關係，將Synopsys的 Custom Compiler和Laker客製化設計工具應用於聯電14奈米FinFET製程。

此項合作為建造和驗證用於聯電14奈米的業界標準iPDK，全面支援Custom Compiler提供視覺輔助方案於布局流程，此突破性的功能，可縮短客戶於布局和連接FinFET元件所需的時程。Custom Compiler解決方案整合了Synopsys的電路模擬、物理驗證和數位實作工具，為聯電14奈米製程的客戶提供完整的客製化設計解決方案。

聯華電子矽智財研發暨設計支援處林子惠處長表示：「聯華電子與Synopsys長期合作為客戶打造許多iPDK。此次推出的14奈米iPDK，讓客戶的布局設計人員及我們的內部團隊，在使用Synopsys的客製化設計工具後，提升了電路布局於FinFET的生產力。本公司很高興能夠提供此資源，幫助客戶在14奈米技術量產上，簡化他們的設計過程。」

Synopsys產品銷售副總Bijan Kiani表示：「FinFET製程技術目前在客戶的受歡迎度日益提高，而FinFET的電路布局則可能是一項挑戰。我們與聯華電子合作，為14奈米製程啟用Custom Compiler，客戶可使用Custom Compiler的視覺輔助方案來提升FinFET布局的生產力。」

關於Custom Compiler

Custom Compiler與新思科技的電路模擬、實體驗證(physical verification)及數位實作(digital implementation)等工具整合，可提供全面性的客製化設計解決方案。Custom Compiler讓FinFET設計的完成時間從數天縮短至數小時。其自動化視覺輔助設計流程，利用布局設計人員所熟悉的圖像使用模型，以減少編寫複雜程式碼及限制條件。

藉由Custom Compiler，無須額外設定便能自動執行例行性及重複性的任務。Custom Compiler的自動化視覺輔助提供四種輔助工具，包括：布局(Layout)輔助、設計中(In-Design)輔助、範本(Template)輔助以及協同設計(Co-Design)輔助。

布局輔助可利用使用者導引(user-guided)的布局繞線自動化，加速完成布局規劃；設計中輔助透過在signoff驗證之前即擷取物理(physical)及電性(electrical)誤差，以減少設計重複；範本輔助能協助設計人員重複使用既有的客製化布局技術，讓先前的布局決策更容易運用在新的設計中。

協同設計輔助則結合IC Compiler與Custom Compiler，提供客製化及數位實作整合解決方案。Custom Compiler乃根據業界標準Open Access資料庫所開發，如需Custom Compiler的詳細資訊，請參閱www.customcompiler.info。