隨著新冠疫情及國際情勢對全球半導體產業供應鏈的衝擊，我們需要更即時、更專業的資訊分享，來面對現今半導體產業的挑戰與機會。西門子EDA旗下擁有相當豐富的EDA工具組合，尤其以Calibre為業界最具指標性的晶片設計工具之一。
因應來自客戶的意見回饋，西門子EDA已於11月30日舉行Calibre用戶研討會，為了響應當天未能參加的客戶們，我們開放了精華回顧讓您可以隨選即播您想要聆聽的部分。本研討會將介紹DRC/LVS Recon與RealTime的搭配，PERC的介紹及進階的應用，2.5D/3DIC高密度封裝的設計及驗證解決方案，創新的自動化電源完整性驗證解決方案mPower的分享，DRC，LVS和PEX工具的特點及應用更新。並且，還將正式介紹Calibre旗下的新成員：DesignEnhancer -專為解決晶片設計上的IR/EM問題，實體驗證大幅降低電流密度，提高產品的可靠度及良率。並且將分享透過Calibre產品做實體優化驗證後的成功案例，希望能協助使用者取得競爭優勢，搶佔市場先機。
DRC/ LVS Recon與RealTime的搭配，提供一個不需改變原有規則檢查，就能達到節省驗證時間及硬體資源(記憶體)的方法。透過Calibre 引擎對於規則檢查的智能選擇，使用者能及早得到被驗證的檢查結果，縮短除錯檢視的週期，使產品能搶佔先機及時上市。
可靠度驗證是IC實體驗證流程裡面非常重要的一環。包含解決靜電放電 (ESD)、電氣過應力 (EOS)、跨多個電源域和其他的高級電路驗證的需求。Calibre PERC 提供業界最全面的可靠性驗證解決方案，可以提早在設計電路的階段對網表(Spice netlist) 進行可靠度驗證，讓客戶能夠在從原理圖到佈局的整個設計流程中輕鬆查看 ESD 保護的狀態。目前我們與晶圓代工廠已有完善的合作模式，絕大部分先進製程都有相關的規範檔案可供參考。 除此之外西門子ＥＤＡ也針對成熟製程的客戶提供PERC Package 驗證檔案，不用自行開發便可執行完善的可靠度驗證。西門子ＥＤＡ除了持續精進PERC效能，也在進階的應用中繼續開發便於檢查的功能。借助 Calibre PERC，晶片設計工作者能將原本只能依賴人工檢查的高級電路，轉為自動化、可程式化的流程來驗證您的設計，從而提高產品的質量和可靠性。
隨著市場上對於2.5D/3DIC等高密度封裝的需求與日俱增，設計及驗證團隊面臨的挑戰也隨之而來；跨領域的整合以及全面性的驗證考量變得至關重要，而西門子 EDA如何提供跨平台的解決方案，來有效完成複雜設計並確保其正確性呢？
隨著半導體先進製程技術節點的演進，晶片在電源結構的設計上變得更具挑戰性。 尤其顯著電壓下降(IR Drop) 和電子遷移 (EM) 問題，是影響晶片的可靠度以及良率不得不正視的問題。西門子EDA的Calibre工具開發一套嶄新的產品 DesignEnhancer，專為解決晶片設計上的IR/EM問題，提供使用者在日趨複雜的設計規範下，能夠快速簡易的導入現行的流程當中，產生符合DRC/LVS驗證的結果，有效的減少設計上可能出現的IR/EM問題。DesignEnhancer已有成功案例，合作伙伴導入實體設計，驗證大幅降低電流密度。證實透過DesignEnhancer能提高產品的可靠度及良率。
電源完整性分析是用來評估晶片的電路設計能否符合設計者所預期的效能，並且可靠。從 RTL/門級到晶粒層級整合，封裝和電路板系統層級的類比和數位電源完整性 — 設計人員必須都能驗證。mPower 工具是一款創新的自動化電源完整性驗證解決方案，可將類比和數位 EM、IR 壓降和功率分析結合在一起，打造完整並且可擴充的解決方案，提供所有技術和設計類型進行高可靠性的晶片功率分析。最後也將展示MaxLinear及onsemi用mPower工具所做的晶片電源驗證案例，藉此分享讓與會者能了解mPower如何能協助您達成高可靠性的晶片功率分析。
Brad Pu是西門子EDA 台灣及東南亞區的Calibre應用工程部經理。Brad帶領台灣及東南亞區Calibre AE團隊提供技術支援及產品推廣。Brad在加入西門子之前，任職於晶圓代工廠Calibre 開發團隊，後於2006年加入Mentor(前西門子 EDA)負責支援IC設計廠商迄今總共超過20年，是一位資深的IC設計方案提供者並有豐富的實體驗證經驗，因此對IC設計公司所需的Calibre 開發技術及驗證流程非常熟悉，能夠給予客戶及合作伙伴最及時最有效率的支援。
任職於Calibre軟體應用相關工作超過十年，結合晶圓代工廠與IC設計廠商於先進製程的實務經驗，Frances在西門子 EDA 擔任資深應用工程師，推廣Calibre相關產品，並提供技術支援及擔任課程講師。
Peter Tsai 是西門子EDA Calibre 的 Application Engineer，在半導體業界有多年電路開發設計及實體驗證等實務經驗，協助研發部門導入各項可靠度及標準設計驗證流程，加入西門子後負責台灣及東南亞區IC 設計客戶，提供全方位技術支援與完整教育訓練。
Eddy Lu是西門子EDA資深應用工程師，負責 HDAP高密度先進封裝解決方案，包括 Xpedition IC 封裝工具和 Calibre 3DSTACK。 Eddy 支援客戶建立 2.5D/3DIC 驗證流程以驗證系統的連接性，並完成先進的Fan-out RDL 和封裝基板的物理佈局。
Jeffery Tseng 是 西門子EDA 的設計解決方案應用工程師顧問，負責為 Calibre 旗下多種工具提供技術支援。Jeffery在晶圓代工廠與IC設計廠有超過15年的 DFM 解決方案與實體驗證經驗。
Alvin Liu在2015年12月取得美國亞利桑那大學電機所碩士學位後即加入西門子EDA至今。目前為負責台灣及亞太區Calibre 產品設計解決方案的資深應用工程師。Alvin主要負責聯發科集團Calibre LVS/PERC的技術支援以及亞太區mPower 相關產品評估及客戶支援。
Kate Lai於EDA軟體應用及相關工作超過十年，曾任職晶圓代工的先進製程開發及參與IC設計公司實體驗證流程的實務經驗。Kate在西門子EDA 擔任資深客戶服務工程師，負責Calibre相關產品售後服務，並提供技術支援及擔任課程講師。