Siemens EDA 誠摯邀請您參加將於 2024 年 12 月 17 日 在 新竹國賓大飯店 舉辦的 「晶片實體設計與驗證技術研討會」。此次活動聚焦於最新實體設計與驗證技術，提供有效應對設計挑戰的解決方案，幫助提升效率並推動創新。

精彩演講

• EMIR 分析導向的佈局自動修復：EMIR 分析不僅超越了傳統的性能、功耗與面積（PPA）考量，更專注於設計的可靠性，以滿足現代先進系統的需求。透過 Calibre DesignEnhancer 和 mPower 流程，結合自動化修復技術，協助設計團隊精準完成簽核，縮短產品上市時間。

• 低功耗設計的 Aprisa 技術：針對進階製程中越來越嚴峻的低功耗需求，Aprisa 提供在設計初期有效管理功耗的工具與技術，實現性能與功耗的最佳平衡，加速設計流程。

• 加速設計進度的 Calibre Shift Left 解決方案：利用 Calibre Shift Left 技術，幫助設計團隊在設計初期即進行驗證並修復關鍵問題，減少後期修改，提升設計流程效率，確保高品質的驗證結果，加速產品Tapeout。

• Innovator 3D 與 xPD 的高效 3D IC 設計方案：整合 Innovator3D 平台與 xPD 工具，針對 2.5D/3D IC 設計挑戰，實現設計管理與早期驗證，縮短佈局流程並提升設計效率，助力複雜封裝設計的成功落地。

• Calibre 3DStack 助力 3D IC 設計驗證：Calibre 3DStack 技術提供2.5D 與 3D 疊層設計並確保多晶粒封裝中的精確對位及電性完整正確，本次報告將介紹以如何使用Calibre assembly-level DRC、LVS 和 PEX為全方位簽核驗證，且可無縫結合傳統封裝工具並適應各類系統設計需求。

• 加速產品上市時間的新方法－Calibre MTFlex 解決方案：Calibre MTFlex 技術通過乙太網突破伺服器物理限制，實現大規模的資料平行處理，顯著縮短晶片驗證的總花費時間，並大幅提升設計效率，是您加強產品市場競爭力的好幫手。

活動亮點

• 深入解析 Siemens EDA 的尖端技術與解決方案，解決設計與驗證挑戰。

• 了解未來 IC 設計趨勢，並探索創新技術的實際應用案例。

• 與頂尖業界專家和同行交流，拓展合作契機。

我們誠摯邀請您參與這場技術盛宴，攜手探索晶片設計的全新可能性！