Cadence獲台積電最新3奈米與4奈米製程認證

Cadence Design Systems, Inc.宣布，其數位和客製/類比流程已獲得台積電N3與N4製程技術的認證，以支持最新的設計規則手冊(DRM)。Cadence與台積電雙方持續的合作，為台積電N3和N4製程提供了相應的製程設計套件(PDK)，以加速行動、人工智慧和超大規模運算的創新。

此外，共同的客戶已經通過成功的投片驗證Cadence流程和台積電製程技術的優勢。

Cadence與台積電緊密地合作，優化台積電先進的N3和N4製程技術的數位流程，以幫助客戶實現功率、效能和面積目標並加快上市時間。完整整合RTL到GDS流程包括 Cadence Innovus設計實現系統、Liberate表徵解決方案、Quantus寄生萃取解決方案、Quantus場求解器、Tempus時序簽核解決方案和ECO選項，以及Voltus IC電源完整性解決方案。此外，Cadence Genus合成解決方案和預測性iSpatial技術支持N3和N4製程技術。

Cadence持續與台積電工程師長期合作，提供全面的客製、類比、EM-IR和混合訊號設計解決方案，解決在台積電N3和N4製程技術中設計客製和類比IP的挑戰和複雜問題。通過此次合作，Virtuoso設計平台、Spectre模擬平台和Voltus-Fi客製電源完整性解決方案達到了最新的台積電N3和N4的PDK要求。

N3與N4製程技術的客製流程使用以下設計解決方案：Spectre模擬平台、Virtuoso Schematic Editor、Virtuoso ADE Suite、Virtuoso Layout Suite EXL、混合訊號實現流程。

台積電設計建構管理處副總裁Suk Lee表示，「通過與Cadence的持續合作，我們正在幫助客戶通過我們先進的N3和N4製程技術的認證流程提高生產力。台積電和Cadence之間的共同努力使正在創建下一代行動、人工智慧和超大規模運算設計的客戶能夠輕鬆實現PPA目標並快速將差異化產品推向市場。」

Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶(Chin-Chi Teng)表示，「Cadence與台積電密切合作，客戶可以獲得最先進的能力，利用台積電的N3和N4製程技術以及數位流程和客製/模擬流程創建具有競爭力的設計。不斷傾聽雙方客戶的意見，以了解客戶實際設計要求，使我們能夠相應地調整完善我們的流程，進一步助力客戶實現卓越的 SoC 設計。」