應材推出運用EUV延展2D微縮與3D閘極全環電晶體技術

應用材料公司推出多項創新技術，協助客戶運用EUV持續進行2D微縮，並展示業界完整的次世代3D閘極全環電晶體製造技術組合。

晶片製造商正試圖透過兩個可相互搭配的途徑來增加未來幾年的電晶體密度。一種是依循傳統摩爾定律的2D微縮技術，使用EUV微影系統與材料工程以縮小線寬。另一種是使用設計技術最佳化與3D技術，巧妙地藉由最佳化邏輯單元布局來增加密度，而不需要改變微影間距。第二種方法需要使用晶背電源分配網路與閘極全環(Gate-All-Around；GAA)電晶體，隨著傳統2D微縮技術逐漸式微，未來預計能有效提升邏輯單元密度的比率。這些方法能幫助晶片廠商改善次世代邏輯晶片的功率、效能、單位面積、成本與上市時間(PPACt)。

應用材料公司半導體資深副總裁暨半導體產品事業群總經理帕布‧若傑 (Prabu Raja)博士表示，應用材料公司的策略是成為PPACt推動公司(PPACt enablement company)，因此發表的七項創新技術，其目的就是要協助客戶運用EUV以持續進行2D微縮。也詳細說明GAA電晶體的製造方式與今日的FinFET電晶體有何不同，以及應用材料公司備妥為GAA的製造提供業界最完整的產品組合，包括在磊晶、原子層沉積、選擇性去除材料的新步驟及兩種新整合性材料解決方案 (Integrated Materials SolutionsTM)，以產生合適的GAA閘極氧化層與金屬閘極。

極紫外光(EUV)微影技術的出現，讓晶片製造商得以實現更小的線寬與更高的電晶體密度。然而，晶片製程不斷微縮，使得EUV技術面臨重大挑戰，因而帶動新的沉積、蝕刻與量測技術需求。

EUV光阻劑顯影後，必須透過一連串的中介層(又稱為轉移層與硬質光罩)蝕刻晶片圖案，才能將圖案轉移至晶圓上。目前這些薄層都是使用旋轉式技術進行沉積，應材今天推出專為EUV設計的Stensar先進圖案化薄膜，則是使用應材的Precision化學氣相沉積系統。相較於旋轉式沉積技術，應材的CVD薄膜能協助客戶調整EUV硬質光罩層的厚度並獲得蝕刻彈性，讓轉移至整個晶圓的EUV圖案達到近乎完美的均勻度。

應材也詳述了Sym3 Y蝕刻系統的特殊功能，能讓客戶在相同反應室中蝕刻與沉積材料，以改善要蝕刻到晶圓上的EUV圖案。Sym3反應室會小心地移除EUV光阻劑，再使用特殊方式重新沉積材料，以減少隨機誤差所造成的圖案偏差。改善後的EUV圖案可以提高良率與晶片功率和效能。身為DRAM導體材料蝕刻系統供應商，應材的Sym3技術不僅已廣泛應用於記憶體，更迅速獲得晶圓代工／邏輯製程客戶的青睞。

在FinFET中，形成電晶體電氣路徑的垂直通道是藉由微影和蝕刻形成的，這些製程可能導致通道寬度以及通道表面粗糙程度不均勻，進而對功率和效能產生負面的影響，這是除了鰭高的物理限制外，客戶轉向GAA的主要原因之一。

GAA電晶體類似被旋轉了90度的FinFET電晶體，使通道變成水平狀而非垂直狀。GAA通道是利用磊晶和選擇性材料去除技術所形成，這些技術可讓客戶精確設計寬度和均勻性，以達到最佳的功率和效能。應材推出的第一個產品是磊晶系統，此後即一直是市場領導者。應材在2016年推出Selectra系統時，就開創了選擇性材料去除技術的先河，並且是市場的領導者，至今客戶使用的反應室已超過1,000個。

製造GAA電晶體的主要挑戰之一是，通道之間的空間只有10奈米左右，客戶必須在有限的空間內將多層閘極氧化層和金屬閘極堆疊沉積在通道的四面。

應材還展示了用於GAA金屬閘極堆疊工程設計的IMS系統，使客戶能夠改變閘極厚度，以調整電晶體的閾值電壓，滿足從電池供電的行動裝置到高效能伺服器等特殊運算應用的每瓦效能目標。它可在高度真空中執行高精度的金屬ALD步驟，實現預防大氣污染的目標。