智慧應用 影音
科技產業報蘋果供應鏈
科技產業報訂閱

創意電子GLink-3D DoD IP採用台積電3DFabric技術

  • 周建勳/台北

先進客製化IC領導廠商創意電子(Global Unichip Corp.)發布GLink-3D晶粒疊晶粒(Die-on-Die;DoD)介面IP將採用台積電的5奈米和6奈米製程以及3DFabric先進封裝技術,為人工智慧(AI)、高效能運算(HPC)和網路(Networking)應用打造全方位3D解決方案。

人工智慧、高效能運算和網路應用對記憶體需求正在快速成長,而SRAM與邏輯單元的面積比率也與日俱增。從7奈米微縮至5奈米和3奈米製程節點時,邏輯單元的密度和效能均有所提升,但是SRAM則變化不大。將SRAM與邏輯單元去整合化之後,就能在效率最高的製程節點上分別設計所需的SRAM和邏輯單元。

只要使用台積電的 3DFabric封裝技術,即可在互連和I/O晶粒的上方或下方,堆疊多層CPU和SRAM(快取、封包緩衝區) 晶粒。能夠實現這種可擴充的SRAM和模組化運算應用,靠的就是創意電子GLink-3D的高頻寬、低延遲、低功耗,以及3D堆疊晶粒之間的單點對多點介面。

CPU、SRAM和I/O(SerDes、HBM、DDR)晶粒可分別在效率最高的製程節點中導入,只要堆疊組裝不同的晶粒組合,即可滿足不同市場區隔的需求。系統啟動時除了會識別已堆疊組裝的SRAM和CPU晶粒,同時也會分配每一晶粒ID,定義可用的記憶體空間和運算資源,並啟用與堆疊晶粒相連的單點對多點GLink-3D介面。

台積電的3DFabric SoIC平台技術可進一步提升連接效率,相較於同類最佳的2.5D介面GLink 2.0(已於2020年12月設計定案),GLink-3D的頻寬密度提高6倍、延遲降低6倍,功耗則降低2倍。多個3D堆疊晶粒可以透過GLink-2.5D 互連並使用CoWoS和InFO_oS封裝技術,即可與HBM記憶體組裝在一起。

創意電子總經理陳超乾博士表示:「創意電子擁有業界一流、完成矽驗證的豐富HBM2E/3實體層、控制器及GLink-2.5D IP產品組合,GLink-3D則是新加入的生力軍。創意電子提供一站式服務,含括CoWoS、InFO_oS、3DIC專業知識、封裝設計、電氣和熱模擬、DFT以及生產測試,使我們的ASIC客戶能夠縮短設計週期,並快速進入量產。」

創意電子技術長Igor Elkanovich表示:「3D晶粒堆疊技術將徹底革新我們設計人工智慧、高效能運算和網路處理器的方式。晶粒間的介面不必再侷限於晶粒邊界,而是可以恰好位於處理器需要連接至SRAM和其他CPU的位置。3DFabric和GLink-3D聯手為新一代的處理器奠定了基礎。當每個元件都能使用效率最高的製程節點製造時,就能同時實現可彈性擴充的超強處理能力,以及大容量、高頻寬且低延遲的記憶體。」

GLink-3D的主要特點:

一、支援台積電5奈米和6奈米製程節點的系統整合晶片(SoIC)堆疊。二、單點對多點介面,可讓主晶粒同時與多個堆疊晶粒相連。三、穩健的全雙工流量(每平方毫米9Tbps)。四、速度:每通道5.0Gbps。極短的端對端延遲(<2ns)和低功耗設計(<0.2pJ/bit)。五、單一電源電壓0.75V±10%。