記憶體公司在DRAM與3D NAND之間的抉擇

記憶體今年的銷售預測占半導體總銷售額29%，比邏輯產品的27%略勝一籌。雖說部份原因是今年的記憶體售價高漲，但中期趨勢來看記憶體占半導體總銷售額的比例還是會持續上漲，因而記憶體產業內的想法也牽動整個半導體產業。

DRAM現在的狀況進入摩爾定律斜率變緩的後段。從最領先的三星製程節點命名18nm(Pascal，1x)、17nm(Armstrong，1y)、16nm (Kevlar，1z)乃至於其後的1a、1b、1c和 1d就知道製程的進展已需要1nm、1nm的攻克，16nm之後甚至可能需要所費不貲的EUV。製程微縮的利益也從以前推進每個節點每位元成本可降低30%以上、到從25nm到20nm的15~20%、到以後可能是個位數的丁點改善。

雖然其它的手段可能一次性的增進其表現，譬如SK Hynix用Honeycomb來替代checkerboard的位元排列方式以提高位元密度，或者是HBM2(High Bandwidth Memory)介面規格用晶片堆疊的方式使其頻寬達到4096位元，但除非元件結構或製程有革命性的變化，基本上要增加DRAM的產量，就主要靠設備的投資，這是半導體產業從來沒有經歷過的窘迫情境。

NAND在20nm、48層之後就開始經歷2D和3D的成本倒置，現在3D占NAND總供應量的比例急遽提升中。後果是3D NAND的製程研發和設備配置與DRAM從此分道揚鑣。

NAND的產能提升還有些類似摩爾定律的空間，首先是堆疊的層數還可以往上提升，但是製程中所需的垂直孔洞長寬比(aspect ratio)終將限製堆疊的層數。接著製程的節點和孔洞的大小還有一些空間微縮，但孔洞微縮也會影響長寬比。另外當然也還有一些一次性的改進方法，譬如Micron將電晶體置於儲存位元之下，所得的晶粒尺寸就艷冠群芳。

總的來說，3D NAND短期內還有保持類摩爾定律步伐的空間，產能的增加可以依靠小部份設備的添購以及製程的研發並進，特別是3D NAND 的製程節點目前並沒有超越以前2D NAND，一部份的設備可以在折舊殆盡後持續使用，使得晶粒成本進一步降低，這也是為什麼有些研究報告的晶粒成本欄位有without depreciation欄位的原因。

現在主要的記憶體公司大都是有DRAM與3D NAND兩種生意的。DRAM與3D NAND的研發與生產綜效不再。資金有限，在兩者之間的投資怎麼分配？很多報告說記憶體公司對DRAM生產設備的投資態勢保守，要是我也會做相同的抉擇。