嵌入式邏輯的發展潛力

常聽到的是嵌入式記憶體，一個典型的28/40nm的MCU因應用的需求常配有2 Mb的嵌入式非揮發性記憶體。但到28nm以下eFlash已無法再微縮，即使容量不大，但占晶片面積的比例卻往往已高達數十％，這是新興嵌入式非揮發性記憶體如eRRAM、eMRAM應運而生的理由。這些新興嵌入式非揮發性記憶體的每位元尺寸較小，在過去幾年每位元面積大概是50倍的最小製程尺度平方。由於材料的特性如磁各向異性能(magnetic anisotropy energy)的快速提升，目前可達到的尺度還在急速縮小之中，大概有機會與矽的製程節點最終趨於一致。

記憶體中嵌入式邏輯其實早已存在，可是其中的邏輯線路單純只為了存、取、管理記憶體的目的而存在，並沒有像CPU、MCU類似的功能，結構也與記憶體陣列不同。邏輯線路占面積比其實不小，評估一個記憶體是否設計合宜的指標之一是位元效率(cell efficiency)，指的是實際記憶體面積占總晶片面積的比例。這個數字在不同製程世代之間會略為浮動，60%~70%之間是常見的數字。剩下的就是邏輯線路所占的面積。

以記憶體來執行邏輯運算功能已進入研究領域有一陣子，過去主要的問題是速度－以傳統記憶體操作邏輯運算的速度遠遜於傳統邏輯晶片，這不僅因為邏輯晶片是專用晶片的問題，更因為傳統記憶體的每單元運作速度也遠較邏輯電晶體為慢。由於新興記憶體的寫入機制與傳統記憶體大不相同，現在新興記憶體寫入資料、或者是轉換狀態的速度大為提升，最近一個試圖以相變記憶體(PCM；Phase Change Memory) 組成邏輯閘的報告顯示一個邏輯運算可以在0.9ns完成。這個數字雖然還不如、但已很接近現在邏輯晶片的運算速度，而且此報告宣稱其功耗更低，這將有助於舒緩邏輯晶片的熱耗散問題。

由記憶體來組成邏輯線路－假如速度可以提升至與相應的邏輯晶片相若－會有一些意外的好處。記憶體由於線路及結構比較單純，比較容易使用3D的製程－至少NAND FLASH已經進入3D製造時代，MRAM在2、3年前也有些公司投入3D MRAM的研發。由於3D製程，記憶體容許的單元數已逐漸拋開邏輯晶片的電晶體數。以海力士72層TLC NAND FLASH為例，單一晶片上有5,120億位元的容量。相較之下，現在的CPU甚或FPGA最多也只有300億個電晶體，已與記憶體有數量級的差距。

記憶體如果能順利運作邏輯演算想像中至少有個好處，3D結構有機會用之於邏輯線路。另外，記憶體與邏輯線路可以整合於單一晶片之中，由目前的電晶體數來看，記憶體會占較大部份，所以我戲稱為嵌入式邏輯。這種整合記憶體與邏輯運算能力的晶片想來對人工智慧會有相當的應用。

在摩爾定律即將趨緩之際，半導體的價值創造需要更多新的手段。當然，嵌入式邏輯離真正可行路途尚且遙遠，但是10幾年前在此討論的MRAM、OLED卻也恰好言中，所以不妨提早想像一下其可能的用處、障礙、影響及發展進程。