穿戴裝置吹起輕薄風 帶動封測技術大進化

在使用者體驗當道的狀況下，穿戴式裝置業者亦極力推出更小、更便於攜帶的裝置，讓消費者可隨時偵測心跳、運動狀況等生理資訊，乃至於記錄騎乘自行車的完整歷程。圖片來源：Garmin

儘管智慧型手機出貨量在2016年出貨量創下13.6億的新高，但成長率僅有4.7%左右，且平均銷售價格也不斷持續下滑中。為求能夠在競爭激烈的市場中勝出，各家業者在加快新款手機推出速度之虞，也著重在軟體新功能的研發，以及推出更輕、更薄的手機，以2009年上市的Apple iPhone 3GS為例，手機厚度為12.3mm、重量為135克，但是2016年上市的Apple iPhone 7，在功能與運算能力大幅提升的狀況下，手機厚度反而縮減到7.1mm、重量則僅微增到138公克。

前述狀況也出現在當紅穿戴式裝置上，在使用者體驗當道的狀況下，業者亦極力推出更小、更便於攜帶的裝置，讓消費者可隨時偵測心跳、運動狀況等生理資訊，乃至於記錄騎乘自行車的完整歷程。只是受惠於半導體製成從早期32/28nm，進步到主流的16/14nm，各種晶片體積得以縮小，但若沒有先進封測技術加持，縮短各晶片之間電流與資料的傳輸距離，亦恐怕不易達成輕薄短小的目標。

預先整合多顆晶片  系統級封裝有助縮小體積

傳統電子設備的晶片封裝方式，多半採用單列直插封裝、插針網格陣列、球柵陣列封裝等，不僅可保護核心晶片運作過程中的安全，亦能防止碰撞或劃傷的物理損壞，並提供對外連接的引腳，可方便與其他晶片串連。最後，再利用線徑15？50微米的金屬線材，將晶片及導線架連接起來的打線接合技術，串連整個電路板中的各種應用晶片晶片，便能完成讓電子設備能夠正常運作的目的。

儘管前述傳統封測技術已相當成熟，且具備良率高、成本低廉的優點，但是受限於材料上的物理限制，已經很難在既有基礎上將晶片之間的距離縮短，以至於無法符合時下輕、薄的趨勢，以及更省電的要求。為此，許多半導體業者、封測業者便捨棄前述傳統技術，改以系統級封裝(SiP)、晶圓級晶片尺寸封裝(WL-CSP)的方式，將感測元件、微控制器、處理器、記憶體、被動元件、功率放大器等關鍵元件，整合體積愈來愈小的行動設備中。

簡單來說，系統級封裝是SOC為基礎所發展出來的先進封装技術，即是將晶片以2D、3D的方式接合到整合型基板的封裝方式，構建成更為複雜的、完整的系統。

該技術包括多晶片模組、多晶片封裝、晶片堆疊、堆疊式封裝、Package in Package、內埋元件基板等多種，儘管封裝方式與應用面相稍有差異，但最大特色在於能夠減小封裝體積、重量，以及達成降低功耗的目標。

節省空間與距離  覆晶封裝技術受青睞

身為全球封測市場龍頭的日月光，在系統級封裝之外，也在2016年Computex Taipei中，展出針對消費性電子體輕薄化設計的覆晶封裝技術(Flip-Chip)，為微型化、行動裝置與物聯網提供所需解決方案。

覆晶封裝技術是將晶片連接點，轉變成凸塊成為晶圓凸塊(wafer bumping)後，在將晶片翻轉過來使凸塊與基板直接連結，即可達成節省下空間的目標。

由於晶圓凸塊上每個凸點皆是IC信號接點，多用於體積較小的封裝產品上，其運作原理為利用薄膜製程、蒸鍍、電鍍或印刷技術，將銲錫直接置於IC腳墊上，接著再利用熱能將凸塊熔融，並進行封裝，具有密度大、低感應、散熱能力佳等優點。

至於覆晶封裝內部，則是利用凸塊作為電氣通導路徑，分布範圍整個晶片，位於晶片中心附近的凸塊品質檢測，則仰賴賴自動化檢測設備以確保凸塊品質，藉此達成高良率目標，也是目前穿戴式裝置常用的封測技術之一。

至於時下討論度極高的晶圓級封裝(Wafer Level Packaging；WLP)，則是在整片晶圓生產完成後，直接在晶圓上進行封裝測試，完成之後才切割製成單顆IC，不須經過打線或填膠，而封裝之後的晶片尺寸等同晶粒原來大小，因此常被稱為晶片尺寸晶圓級封裝(Wafer Level Chip Scale Package；WLCSP)。

相較於前述封裝方式，WLP具有較小封裝尺寸與較佳電性表現的優勢，較容易組裝製程、降低整體生產成本等。此外，由於WLP可整合晶圓製造、封裝和測試，可省下送去封測廠封測的時間，可簡化晶圓代工到產品出貨的製造過程。

傳統WLP封裝多採用Fan in型態，但是伴隨IC信號輸出的接腳數目增加，對球距要求趨於嚴格，加上部分元件對於封裝後尺寸、信號輸出腳位元位置的調整需求，因此變化衍生出Fan out，或是Fan in及Fan out相互運用等各式新型WLP封裝型態，其製程概念已跳脫傳統WLP封裝。

目前WLP主要搭配28、16奈米等先進製程使用，主打價格較高、訴求效能的消費性電子產品。而看好WLP未來發展潛力，包括日月光、矽品、力成等大型封測廠，以及主打客製化服務的新晶圓或封測廠，均積極加強化高階封裝製程能力，期望藉此爭取到毛利較高的訂單，同時強化因應物聯網時代來臨的能力。

突破材料、成本瓶頸  扇出型晶圓級封裝技術鎖定穿戴裝置

儘管台積電始終沒有公開承認，不過多數專家認為該公司能夠獨攬Apple iPhone 7訂單的關鍵，便在於擁有自行研發的整合扇出型晶圓級封裝技術(Integrated Fan-Out)，能夠滿足智慧型手機晶片接腳數目快速增加，以及對體積必須輕薄、短小的要求。

該技術是以前述Fan out技術為基礎，最大特性在於不需要搭配基板使用，即可讓多種不同晶片彼此溝通與交換資料，省去傳統封裝製程時間與成本，不僅封測成本相對便宜，封裝厚度也可變得更薄，完全迎合時下消費電子產品走向便於攜帶的趨勢。

其實，扇出型晶圓級封裝概念是由英特爾移動(Intel Mobile)提出，並且在2009-2010年期間商業化量產，初期主要應用在手機基頻晶片的單晶片封裝，2012年則首度被應用在無線通訊設備之中。

然而若要在28奈米、16奈米等先進製程使用扇出型晶圓級封裝技術，則必須克服焊接點的熱機械行為、晶片位置之精確度、晶圓的翹曲行為、膠體的剝落現象等問題，所以該封測技術曾經一度面臨應用上瓶頸，被許多專家視為不適合商業化使用。

不過，隨著台積電克服材料、技術上問題，順利將扇出型晶圓級封裝應用在Apple iPhone 7上，又重新證明該技術是目前迎合穿戴式裝置輕薄趨勢的最佳方案，目前也吸引不少大封測廠積極布局，期望以此搶攻上兆美元的物聯網商機。