因為對人工智慧與機器學習此類的運算需求的移轉，對系統單晶片 (SoC) 的複雜度形成爆炸性成長，而開發者則嘗試在速度、成本和應用彈性間找到平衡。最常見的概念是採用專門設計的多核心架構來處理這類型的運算需求，如雲端、HPC，以及邊緣運算。該平行運算性的廣泛使用，對某些問題提供了有效的回應，像是 Powerwall（這讓進一步提高頻率幾乎無法實現），也滿足了在少見但大型的資料結構上運算的需求。

雖然這些平行陣列的架構原則上能提供較高的運算效能，然而它們也讓系統驗證和系統軟體開發的複雜度不斷增加。為了靈活處理各種應用程式的需求而應運而生的嵌入式系統，現在也愈來愈難以有效地驗證、最佳化和建製。

這些挑戰遠遠超過了單純對運算核心除錯、控制互連架構的大小以及評估記憶體控制器效能等之類的問題。現今人工智慧與機器學習晶片的開發團隊必須部署資料收集和分析基礎架構，以便在需要時提供精細資訊，並對於整個設備的功能操作提供系統層級的可分析性。

Siemens 的 Tessent Embedded Analytics 是由矽智財、軟體工具和資料庫組成的套件，針對系統層級的可讀性和功能的分析提供了完整平台，同時也是一套頂尖的專業工具，用於為最複雜的晶片架構設計正確的解決方案。我們的客戶受益於我們在建構解決方案方面的經驗和專業知識，進而能在整個產品生命週期內駕馭 SoC 的複雜度。

過去十年裡，驗證成本的增長速度一直高於設計成本。2018 年第四季度達到轉捩點，硬體輔助驗證的支出首次真正超過了 RTL 模擬支出。晶片的取勝標準不僅僅取決於“硬體功能規範”，還取決於“基於軟體的功耗和性能分析”，而後者需要不同類型的工作負載、基準和框架。為滿足這些要求，驗證平臺應配備真實軟體序列、用於除錯的可見性以及超過 100 億的邏輯門計數。

有趣的是，硬體輔助驗證是我們的半導體客戶和合作夥伴僅有的選擇。在 Veloce 平臺上，您擁有真實的軟體工作負載和硬體連線表。

在設計階段早期，混合虛擬平臺 Veloce HYCON 是市場上僅有的能夠支援初始軟體工作負載分析的解決方案。其價值定位體現在流程前移上，您可以從第一天便開始驗證軟體，而不必在軟體驗證之前花費時間準備硬體環境的驗證。

當需要進行 SOC 集成時，Veloce Strato+ 可通過 Veloce Strato+ 4M 執行我們的硬體加速模擬容量路線圖，以滿足處理多達 150 億個邏輯門的設計需求。利用 2.5D IC 提供的矽創新，我們釋放了電路板上的空間，從而放置 1.5 倍的晶片數量。因此，在相同的封裝下，Veloce Strato+ 的容量是 Veloce Strato 的 1.5 倍。

當 RTL 足夠成熟可以用於軟體驗證時，Veloce Primo/proFPGA FPGA 樣機製作平臺可實現更快的運行時速度。Veloce Primo 的容量經過擴展，可用於完整的 SOC，RTL 性能也將提升至硬體加速模擬器的大約 5 到 10 倍。Veloce proFPGA 面向桌面 FPGA 樣機製作，具有較低的封裝容量，可輕鬆調通並具有從虛擬到 ICE 的完整使用模型。

包括 Veloce HYCON、Strato+、Primo 和 proFPGA 在內，Siemens EDA 現在擁有完整的集成式驗證平臺，可以滿足不同設計階段的驗證要求。