西門子推出Catapult AI NN簡化先進晶片級系統設計之AI加速器開發

西門子數位工業軟體近日推出Catapult AI NN軟體，可幫助神經網路加速器在特殊應用積體電路（ASIC）和晶片級系統（SoC）上進行高階合成（HLS）。Catapult AI NN是一款全面的解決方案，可對AI架構進行神經網路描述，再將其轉換為C++程式碼，並合成為Verilog或VHDL語言的RTL加速器，以在矽晶中實作。

Catapult AI NN整合用於機器學習硬體加速的開源套件hls4ml，並整合西門子用於高階合成的Catapult HLS軟體。Catapult AI NN由西門子與美國能源實驗室部門Fermilab及hls4ml的其他主要貢獻者合作開發，能滿足機器學習加速器設計對客製化矽晶功耗、效能和面積的獨特要求。

西門子數位工業軟體副總裁暨高階設計、驗證與能效總經理Mo Movahed表示，無論是神經網路模型的交付流程，或是將此模型手動轉成硬體實作，效率都非常低，且耗時、容易出錯，尤其是建立和驗證為特定功耗、效能和面積量身打造的硬體加速器變體時。透過令科學家和AI專家徹底善用業界標準的AI架構（例如神經網路模型設計），並將這些模型完美合成至針對功耗、效能和面積（PPA）進行過最佳化的硬體設計中，為AI和機器學習軟體工程師開創了前所未有的可能性。西門子新的Catapult AI NN解決方案，使開發人員能在軟體開發期間同時進行神經網路模型的自動化和實作，使PPA達到最佳表現，為AI開發的效率與創新開創新的紀元。

隨著runtime AI與機器學習任務從資料中心移轉至消費性電器、醫療器材等各式設備，現今對適當大小的AI硬體需求迅速成長，以減少功耗、降低成本並實現最終產品差異化。然而，比起可合成的C++、Verilog 或VHDL語言，多數機器學習專家更樂於使用TensorFlow、PyTorch或Keras等工具。過去，AI專家一直無法經由簡單的途徑，在適當大小的ASIC或SoC實作中加速機器學習應用。

hls4ml計畫即為了彌補此缺陷而生，該計畫從TensorFlow、PyTorch或Keras等AI架構中描述的神經網路產生出C++程式碼。接著能部署C++程式碼以進行FPGA、ASIC或SoC實作。

Catapult AI NN將hls4ml的功能擴展至ASIC和SoC設計，其中包含針對ASIC設計量身打造的專用C++機器學習函數庫。利用這些函數，設計人員能在各項來自C++程式碼的替代性實作中，對延遲性和資源作出取捨，使PPA達到最佳表現。此外，設計人員現在還能評估不同神經網設計的影響，為硬體判定最佳的神經網路結構。

Catapult AI NN現已開放早期採用者使用，並計劃於2024年第4季向所有使用者全面開放。