釋放GPU晶片運算效能 HBM技術持續邁向新世代

SEMICON Taiwan 國際半導體展同期舉辦的異質整合國際高峰論壇，第3天與會貴賓合影。SEMI

因應日益複雜的應用需求，市場對AI晶片、HPC等需求持續攀升。儘管在晶圓製造業持續突破先進製程，讓晶圓製造得以向3nm、2nm邁進，然此舉仍然不足發揮AI晶片、HPC等運算能力，也帶動 3D異質整合（3DHI）技術的廣泛應用，極盼藉此突破「摩爾定律」的發展瓶頸。如因應AI晶片而生的HBM（High Bandwidth Memory；高頻寬記憶體），即具備高頻寬、低功耗與體積小等優點，能全力釋放GPU晶片的強大算力。

SEMICON Taiwan 國際半導體展同期舉辦的異質整合國際高峰論壇–第三天活動中，美光科技副總裁Akshay Singh表示，現今AI正以前所未有速度快速發展，被廣泛應用智慧車、智慧醫療、智慧製造等領域中。而隨著生成式AI興起，GPU晶片必須透過CPU存取記憶體中資料的傳統架構，已難以支撐大語言模型的訓練與推論需求。因此，與GPU晶片共同封裝的HBM，具備高頻寬、大容量等特性，讓GPU晶片可直接存取記憶體中的資料，自然成為提升AI算力最新平台。

三星電子企業EVP林俊成博士指出，在HPC、AI帶動下，帶動市場對HBM強烈需求。三星電子推出的HBM3E 12H頻寬達到1.2 TB/s，容量也達到36GB，相較於HBM3 8H，在頻寬與容量上大幅提升超過50%。在製程技術進步下，預估每個新世代的HBM頻寬和容量將呈現2~3倍成長，預估HBM4功率超過30W，堆疊數量將達到16個。如此一來，勢必會導致產生更高熱能，然現行HBM採用凸塊鍵合製程，在受到接縫間隙高度的限制下，利用TCB、 MR等技術的模式，恐怕難以解決下一代HBM產生的高熱能。

可預期HBM4勢必要採用HCB 技術，才能改善HBM封裝的散熱問題，且能減少對環氧樹脂材料的需求，並在界面交接處提供更高密度的I/O金屬，達到降低HBM厚度，進而達到提升效能、降低能耗、體積的目的。不過，採用HCB技術背後，也得克服薄晶片的翹曲控制問題，而可能需要採用 CoW（CoRW）技術，才能降低晶圓級處理的成本，也成為封裝產業必須面對的新課題。

在市場追求高效能晶片的浪潮下，帶動全球各界投入先進封裝技術的研發，也同步帶動先進量測工具、材料等創新，期盼全力克服製程及封裝技術挑戰，搶攻異質整合市場的龐大商機。