Siemens EDA：AI正重塑IC設計驗證挑戰、激勵創新解方

Siemens EDA數位驗證技術部門驗證IP產品研發資深總監Chilai Huang。西門子EDA

各行各業都在積極運用人工智慧/機器學習（AI/ML）技術來提高生產力，半導體IC設計也不例外。在2024年度IC設計與驗證技術研討會DVCon Taiwan 2024上，Siemens EDA數位驗證技術部門驗證IP產品研發資深總監Chilai Huang以「Empowering Innovation in Logic Verification: Harnessing Collective Wisdom Across Tools, Processes, and People」為題，與現場聽眾共同探討AI如何重塑半導體設計驗證挑戰，並分享Siemens EDA針對目前相關技術趨勢發展的洞察，以及可提出的因應對策。

AI時代的IC設計與驗證挑戰

Chilai投入IC設計驗證專業領域有超過25年的經驗，他於1998年創辦Avery Design Systems，提供驗證IP以加速複雜SoC開發流程；2022年Siemens EDA宣布收購Avery，目標是結合雙方專長為IC驗證工程師提供更全面的解決方案。

「AI本身並非目的，而是為現實世界挑戰實現革新解決方案的手段。」Chilai表示，AI無論是在為各行各業簡化業務流程、提升醫療照護診斷品質或強化使用者體驗等方面，都是強大的工具，主要目標是解決複雜問題並推動有意義的進步，因此重點應始終放在對於根本問題的理解以及如何解決問題上，並將AI視為能以高效率、創新方法實現各種目標的策略推動力量。

根據市場研究機構IBS估計，2023年AI相關解決方案佔據全球半導體市場的21%，該比例估計2030年將成長到73%，年複合成長率（CAGR）達33%；此趨勢顯示AI不僅已經成為半導體市場的成長動力，而持續暴增的大數據正在驅動全世界的數位轉型，對運算、連網、通訊、安全與終端應用影響深遠，也為半導體元件開發流程帶來全新挑戰。

Chilai進一步解釋，首先要注意的就是邊緣運算大趨勢，為了將大量資料傳輸至雲端處理可能產生的延遲最小化，預計將有75%的AI運算任務會移動到邊緣裝置；這為IC設計驗證帶來的挑戰，包括更複雜的異質架構整合與互連協議、即時約束、功耗與安全性考量，還有需要覆蓋足夠的多元化使用情境，以及因應軟硬體共同驗證需求。

其次是「超連線」趨勢，估計到2030年全球將有440億台連網裝置；為滿足人口高密度區域的低延遲、高速及大容量需求，相關元件的設計除了訴求通訊功能性、高效率電源管理，能防止潛在網路攻擊的安全性、確保持續連網的擴充彈性，以及遭遇故障時的復原韌性也相當重要。此外，AI所需的大規模運算，對半導體元件的成本效益、效能、可擴展性與可靠度也都有特別需求。

以陣容堅強的驗證IP因應挑戰

為因應以上挑戰，Siemens EDA可提供的關鍵解決方案是一系列陣容堅強的驗證IP，包括由Avery所開發的產品；Chilai表示，自2002年以來，他與Avery團隊致力讓VIP成為大多數SoC設計不可或缺、能有效加速邏輯驗證流程的解決方案。

在Siemens EDA的VIP解決方案中還有另一個重要成分，即合規測試套件。以PCIe規格為例，傳統上IC設計驗證團隊若要編寫能完整涵蓋所有規格功能的測試案例，會是相當龐大的工程；一般VIP僅涵蓋約20%的規格範圍，主要是標準簽核測試案例，Siemens EDA的CTS提供了幾乎完整規範的涵蓋，並讓測試具有自我檢查的功能，來自客戶的回饋顯示，這不僅能大幅加速設計流程，還能在設計中發現其他工具未能發現的錯誤。

著眼於IC設計業者正在運用Chiplet與3D IC技術突破摩爾定律極限，以因應AI時代對半導體元件性能、功耗與面積的更高要求，Siemens EDA也能針對在其中扮演關鍵角色的Chiplet互連協議規格UCIe提供驗證IP，並可支援最新的2.0版標準。

而因為軟體在晶片設計中的重要性日益顯著，Siemens EDA的驗證IP團隊不僅關注傳統的RTL驗證，還正從序列驗證轉向軟體驗證，以加速軟/硬體簽核；這是透過提供虛擬電路模擬Virtual In-Circuit Simulation （VICS）方案來實現。Huang解釋，這是一種類似電路硬體模擬器（ICE），但是利用VIP、模擬軟體以及QEMU模型實現的方案，讓驗證團隊能在設計上運行真正的軟體激發（stimulus）或合規/性能測試套件，不僅是UVM序列；韌體團隊也能在硬體設計仍在驗證的階段就開始他們的工作。

AI/ML與EDA工具的結合

Siemens EDA正在與多家合作夥伴和客戶合作，以透過真實的客戶資料來證實ML模型，也已經有智慧驗證產品的早期使用者體驗到生產力提升效果。而Huang總結指出，儘管現有驗證方法確實有升級的必要，以因應愈來愈艱鉅的半導體晶片設計挑戰，目前生成式AI等技術也在某些應用領域展現威力，但要將大語言模型導入EDA工具程式碼開發與除錯等任務，還需要加強學習相關專業知識，運用跨工具平台、跨流程與工程師們的集體智慧，才能有更令人滿意的表現，而這也是Siemens EDA正在努力的方向。

如欲瞭解更多，歡迎下載Improving verification predictability and efficiency using big data白皮書。