搶攻AI商機 聯電於SEMICON Taiwan 2024分享先進的3D IC技術方案

聯電的晶圓對晶圓（wafer to wafer；W2W）3D IC解決方案，透過3D堆疊技術，將客製化的高頻寬記憶體及處理器晶片進行立體堆疊，提升運算效率，為各項AI邊緣應用提供絕佳技術解方。UMC

隨著人工智慧（AI）的快速發展，半導體技術變得益發重要。不論是在資料處理與傳輸效率，或是在發展邊緣運算及終端設備的創新中，其需求都在上升。聯電看好AI市場的發展潛力，積極投入3D IC、高速傳輸及電源管理等技術。並受邀於此次SEMICON Taiwan 2024技術論壇分享如何透過半導體製程推動AI技術發展，展現其布局相關市場的決心。

AI的發展促使資料傳輸的需求激增，也導致了傳輸效率上的瓶頸，如通訊發展從3G、4G到目前的5G及未來的6G，頻段的大幅增加，連帶使射頻前端所需的天線、開關、低噪聲放大器（LNA）和功率放大器（PA）等數量顯著增加，然而，模組的尺寸卻需保持不變。為了解決這個問題，聯電技術開發處執行處長馬瑞吉（Raj Verma）在SEMICON「半導體先進製程科技論壇」上，發表了聯電業界首項RFSOI 3D IC解決方案，透過立體堆疊RFSOI晶圓，讓裝置在整合上能容納更多射頻元件以滿足未來頻寬上的需求，在不影響效能的情況下，縮小射頻前端的晶片面積達45%以上，為通訊射頻前端模組打造絕佳的解決方案。

隨著人工智慧從雲端擴展到邊緣，新的應用不斷出現並擴大人工智慧市場的規模。根據IMARC Group的報告，2023年全球邊緣人工智慧市場規模達154億美元，預計2032年將成長至709億美元。可以想見在近期的未來，AI邊緣運算將非常廣泛的延伸至生活中的應用，像是自動駕駛、機器人技術、工業4.0、智慧城市等，商機無限。

然而，現有的AI解決方案在邊緣運算應用上往往面臨成本過高或者是處理效能有限的挑戰。對此，聯電市場行銷處副處長黃學經於「異質整合國際高峰論壇」以近記憶計算解決方案帶動下一代邊緣人工智慧為題，發表聯電晶圓對晶圓（wafer to wafer；W2W）3D IC解決方案，透過矽堆疊技術，將客製化的高頻寬記憶體及處理器晶片進行立體堆疊，垂直的整合縮短了資料運算時傳輸的距離，進而提升運算效率。此方案結合供應鏈夥伴以一站式的平台，提供客戶有效的設計流程、經過驗證的封裝和測試路徑，滿足邊緣運算裝置運算效率快、能耗低、成本效益高、尺寸小的應用需求。