Flash介面革命–標準化少腳位高效能

旺宏規劃未來NOR、SLC NAND、3D NAND與XtraROM的製程技術，將朝3x~2x奈米，以符合行動裝置更輕盈的市場需求。（旺宏）

快閃記憶體有許多介面與標準，可針對各種應用商品需求來導入設計。早期的標準為了提升效能，大多以並列化的匯流排設計架構，然而行動裝置的輕薄化，使得簡化設計成為快閃記憶體介面所要努力的方向，目前快閃記憶體以串列化設計、減少腳位數，體積可以縮更小，加上採用高速匯流排傳輸，甚至混合NOR和NAND的設計，讓嵌入式市場平台的PCB佈線簡化，降低成本；此外，在NAND Flash瀕臨製程上極限之際，旺宏也展示他們在新世代記憶體的研發進度，如PCM、ReRAM等等…

旺宏電子簡介與快閃記憶體技術演進

在當今行動裝置、嵌入式系統的記憶體設計，大多是以Flash Memory （快閃記憶體）為主，並分成NOR和NAND兩大類，NOR主要以存放較少更動的韌體碼為主，NAND主要存放使用者經常存取的大量資料為主。Flash記憶體廠商們會透過參與產業標準化的制訂，讓新一代傳輸介面成為業界標準，讓下一代系統晶片設計時導入新的介面與標準，以加速嵌入式系統產品的開發時程。

本論壇邀請到旺宏電子快閃記憶體產品行銷專案經理Gabriel Chou （周志鴻先生）來為其公司產品做說明，他表示旺宏已是唯讀與快閃記憶體領導廠商：ROM出貨量世界第1，Serial Flash全世界第2，NOR Flash全世界第3。

由於行動裝置的流行，加上如今每個使用者都擁有超過1部裝置，帶動了Flash的增長每年超過17%的年增率，而儲存容量也以千倍的演進提升。Chou以旺宏專精的NVM（非揮發性記憶體）領域做說明，從最早期EEPROM容量是以KB 計算，後來到NOR便以MB計算，這些產品是以存放Code為主，而在Data存放為主的SLC/MLC/TLC NAND/ROM （還有新世代PCM、RRAM） 已進化到GB為主，而未來3D NAND甚至將逼近以TB為主。

快閃記憶體介面 簡化/高效/低耗

Chou接著就Flash傳輸介面的規格演進做說明，NOR和NAND往常是以Parallel（並列）為主，由於腳位數超多，後來改成以Serial（串列, 或稱SPI bus, 序列周邊介面）為主，腳位數減少了，但為維持效能，逐漸演變成雙I/O、4 I/O，甚至未來高達8 I/O的設計。在儲存介面標準，有SATA、eMMC、以及未來的UFS等規範。

Chou表示，以旺宏Parallel（Ad-mux或Page Mode）的NOR和Parallel-NAND的出貨量逐年遞減，而SPI-NOR、SPI-NAND的逐年提升，可看出“降低pin count（腳位）簡化設計”、“增加I/O數提高效能”已是業界設計的趨勢。而標準的eMMC/UFS也（即將）成為大容量3C產品的主流，至於LPDDR介面未來是否會流行，Chou表示還在觀望中。

值得觀察的是，eMMC的規格演進其實跟SPI很類似，就是增加I/O數，到了8個I/O時，SPI x8可達1.6Gbps傳輸速度，而eMMC v5.0加入DDR機制，更達到HS400 x8 （3.2Gbps）的傳輸標準。

混和式快閃記憶體的介面設計

各類記憶體（EEPROM、PCM、ROM、NOR、NAND）技術都有其專屬傳輸介面，以及搭配的控制器，廠商們將這些紛紛標準化，就是讓系統廠商可以簡化設計，加速產品開發時程，這也是產界的趨勢。

然而NAND Flash由於往2x奈米、甚至1x奈米製程邁進，為追求更高穩定性，因此需要搭配更好的Controller（記憶體控制器），提供更高bit數的ECC（錯誤檢查與校正）機制，以確保資料的存取可靠性。

因記憶體的多元化，透過Controller提供標準介面的記憶模組，將是未來的趨勢。

以旺宏2012年發表的HybridFlash就是基於此概念，將XtraROM、Serial Flash及Controller三個部分包起來成為一個MCP（Multi-chip Package, 多晶片封裝），並透過eMMC或SPI介面來傳輸。適合各種嵌入式系統的OS、開機碼、更新碼存放，以及傳輸介面使用，不僅兼顧記憶體追求彈性（存放更新碼/參數）與可靠性（存放開機碼/OS）的目標，同時具有價格優勢。目前有2~8Gb容量可供選擇。

未來記憶體發展方向與成果

旺宏在研發創新上不遺餘力，2012年投資19%比例在研發費用，如今累積5千個以上的專利，成為全球科技業前18強。而在各記憶體相關的技術論壇上，其發表的Floating Gate （浮閘）、Charge Trapping（電荷捕捉）等NVM技術，及新世代記憶體如PCM（相變化記憶體，與IBM共同開發）、ReRAM（可變電阻式記憶體）的報告數量上，也領先競爭對手，足見旺宏在NVM領域的專業與堅持。

此外，旺宏開發了世界上最小的VG （垂直閘） 3D NAND記憶體，目前已可做到於37.5奈米的製程技術，堆疊高達8層的記憶體，未來3年內將朝36奈米、2x奈米邁進，以應付未來需要更大容量、體積更輕薄的行動裝置需求。