新思HSPICE提供系統層級高速傳輸精確分析
- 張琳一／台北
-
透過傳輸速度高達3,200 Mbps的LPDDR4介面，將應用處理器與DRAM晶片相連，其困難度並不亞於2,600 MHz頻段下4G LTE天線的繞線工作。雖然射頻前端(RF front end)使用陶瓷封裝，而且在抗電磁干擾模組中謹慎地繞線，但是當數位訊號通過球狀閘陣列(ball grid array)封裝和高密度小型印刷電路板(PCB)時，還是會容易受到高頻效應的影響。
隨著數據傳輸速度提升到gigabit，甚至更高的範圍，PCB上的走線(trace)不能再被視為簡單的導體而已。銅泊印刷線路上的寄生電阻、電容和電感的作用，讓印刷線路變得像傳輸線一樣，會產生各種在數位設計上通常不會考慮到的高頻效應。
舉例來說，由於集膚效應(skin effect)，會使訊號的高頻成分遭受比低頻成分更大的衰減，而導致訊號的失真。平行銅泊印刷線路之間的電感和電容會造成耦合雜訊(crosstalk)，而高切換電流則會導致接地雜訊(ground bounce)的產生，首當其衝就是造成位元錯誤率(Bit error rate；BER)的飆升，造成許多0與1的資料訊號被錯誤解讀。
因此，為了確保訊號完整性，PCB走線上的傳輸線效應，以及封裝、連接器和纜線的頻率響應(frequency response)都應該進行完整的分析。透過在PCB層級進行準確的SPICE分析將能減少PCB原型製作與量測等大量反覆設計次數，以達到節省時間與降低成本的目的。
圖一所示為一個記憶體介面，這是典型的multi-Gigabit晶片間通訊的例子。相同的概念也適用於USB 3.0和HDMI、以及multi-Gigabit乙太網路元件等高速串列IO的設計。通訊通道分別由晶片的IO模型，封裝、連接器和纜線的散射參數(Scattering Parameters；S Parameters)模型，以及PCB線路的損耗耦合傳輸線(lossy coupled transmission line)模型所構成。
IO模型由晶片供應商提供，甚中，簡單的IO緩衝器可以藉由IBIS模型準確地表現出來。具備主動預先修正(active pre-emphasis)和均等化(equalization)的更複雜IO電路，通常是採用加密(encrypted)的電晶體層級HSPICE的Netlist形式，或是採用經由電晶體層級衍生的IBIS-AMI模型。身為電晶體層級模擬的參考標準，HSPICE利用經過晶圓代工廠認證的電晶體模型來提供最準確的IO電路行為。
此外，大多數晶片供應商利用HSPICE來驗證其IBIS和IBIS-AMI模型。因此，在電路板層級運用HSPICE，能提供最貼近晶片供應商設計意圖的模擬。當提到IBIS-AMI時，HSPICE具備獨特的能力，除了逐位元(bit by bit)和統計眼圖(statistical eye diagram)模式之外，能在真正的暫態模式下模擬這些模型。
PCB線路的損耗耦合傳輸線模型能以不同方式擷取而得，其中最簡單的方法是利用HSPICE的 W元素(W-element)。W元素可讀取PCB屬性以及平行印刷線路的尺寸，然後利用內建的二維解算器(solver)來擷取傳輸線頻率響應。此模型能準確地顯示與頻率相關的損耗與耦合，而且不受耦合線路數量的限制，能確保系統的被動性(passivity)和因果關係(causality)。
大多數的PCB線路佈線工具(PCB layout tool)都能擷取線路的幾何圖形，並自動產生HSPICE Netlist 型式的W元素模型。其他供應商的準靜態(quasi-static)2.5D場解算器也能用來產生PCB線路的寬頻模型。依據所採用的場解算器，這些模型能以RLGC表格的形式置入在W元素中。對於頻率響應要求嚴苛的線路佈線，可透過全波解算器(full-wave solver)以抽取出可做為W元素輸入源的S參數。
封裝、連接器和纜線的S參數模型是由元件供應商提供，他們使用網路分析儀量測，或使用3D電磁場解算器來擷取。不管採用哪一種方式，S參數模型都能將元件的分散式特性以及任何與頻率相關的行為納入考量，而為元件提供可靠的線性表示法(linear representation)。與電路圖中以集總元件(lumped elements)表示這些元件相較，在Smith Chart上檢視S參數能為此類的分散式系統提供更深入的分析。
然而，還是有一個挑戰有待克服。S參數是頻率域模型，最早是為了RF和微波元件而發明的，但是數位multi-Gigabit系統的訊號完整性分析主要是在時域內執行。藉由先進的自動有理式函數模型產生(automatic rational function model generation)技術，HSPICE的S元素克服了這個挑戰。
此外，HSPICE可解析多延遲增強型有理式函數模型，以擷取長度達數公尺的數據纜線(如HDMI纜線)的複雜高頻行為。HSPICE利用新世代處理器中的平行運算技術，模擬超過500埠的S參數模型，並提供優異的速度與準確度。除了在電路模擬中利用S參數之外，HSPICE還可支援能從任何一種電路類型擷取S參數的多埠線性網路分析功能(.LIN)。
S參數建模的靈活性和可靠性常會因某些S參數模型的品質不佳而大打折扣。低品質的S參數模型可能會導致較差的模擬結果。品質問題包括：違反被動性(passivity)、取樣頻率太少、以及取樣頻寬太窄。
舉例來說，某個S參數模型的起始頻率可能太高，以至於無法擷取低頻暫態行為；或是其終止頻率太低，而無法還原數位訊號的高頻成分。HSPICE提供一個獨立的S參數工具程式(SPUTIL)，能以不同方式來處理S參數，以確保S參數模型的品質。圖二示意HSPICE如何利用多埠線性網路分析(.LIN) 擷取S參數、利用S參數的暫態分析(.TRAN)模擬，以及利用S參數工具程式(SPUTIL)來確保S參數的品質。
SPUTIL可提供多種方便的S參數處理技巧，包括合併多個數據檔案、被動性檢查或修正、以彈性的頻率點規範來重新取樣，以及檔案格式轉換等。舉例來說，阻抗匹配是高速通道設計的重要需求。最快測試阻抗匹配的方式是以不同的參考阻抗來觀察S11。
如圖三所示，利用簡單的script程式，SPUTIL可提供一種方便的方式，來轉換S參數的參考阻抗。然後，在Smith Chart上觀察產生的S11圖，找出最小的S11數值，這能為通道終端阻抗的設計提供一個良好的起始點。
我們對於訊號完整性分析所使用的不同元件和模型的討論，在此告一段落。現在，我們將焦點移到討論不同的分析技巧。眼圖分析(Eye diagram)是廣泛用來評估高速通訊通道的方法。眼圖將長數位位元序列的單位區間加以重疊，轉為一種精簡的形式，能被用來對系統進行皮秒級(picosecond-level)的觀察。產生受測目標系統的眼圖，檢視其眼圖的開口並量測作為累積機率的BER參數，是通道特性要求測試(compliance testing)的重點。
HSPICE可提供以不同的模擬速度和準確度來分析眼圖的各種技巧。multi-Gigabit系統的BER評估需要分析數百萬個單位區間。對這樣長的位元串流進行暫態分析需耗費數小時的時間，並會產生龐大的資料檔案。可能會需要數千次的模擬才能涵蓋所有的設計需求，以取得通道的最佳化設計。透過HSPICE產生Bit-by-bit和統計眼圖可將模擬時間從數小時縮短到數秒，大幅提升通道設計的生產力。
HSPICE的先進統計眼圖分析適用於所有類型的通道與模型。HSPICE利用準確的暫態分析來計算數個小的位元組態(bit pattern)脈衝反應，然後利用統計方法快速產生眼圖，也就是機率密度函數(probability density function；PDF)圖，將所有可能的位元組態納入考慮，如圖四所示。HSPICE透過觀察眼圖的垂直與水平截面，可自動擷取抖動型態 (jitter profile)。
此外，HSPICE還能根據PDF眼圖產生BER圖。然後，同樣地，透過擷取BER的截面圖，檢視bathtub曲線。HSPICE還能在某個被設定的時間點下，擷取最短的必要位元組態，以重新產生最內部(inner-most)，亦即是最差情況下的眼圖片段(eye fragment)。在接下來的短時間暫態分析中利用此最差的位元組態，我們便能分析出眼圖閉合的原因，並改善設計。HSPICE亦能擷取特定位元位置的時域波型，這是有助於驗證可調式等化器(adaptive equalizer)設計的技巧。
Bit-by-bit眼圖分析利用快速的暫態技巧來產生特定位元組態的眼圖，而且僅需一般暫態分析所需的一小部分的時間而已。Bit-by-bit和統計眼圖技巧對於通道設計(channel design)非常有用。對生產前設計品質保證來說，暫態分析可提供最正確的眼圖。HSPICE可支援時域暫態分析中所有類型的IO模式，包括演算法類型(IBIS-AMI)，以及與頻率特性變化的元件。平行運算技術可在不犧牲準確度的情況下，用來加快超長位元序列的模擬速度。
HSPICE擁有混用與匹配各種分析技術和模型類型的獨特能力，非常適用於通道設計和特性要求測試的每一個階段。如圖五所示，HSPICE將通道視為完整的黑盒子，使用者可放入任意組合的主動和被動元件。HSPICE還能接受各種不同的發射器與接收器模型，例如，發射器可以是電晶體層級IO電路，而接受器是IBIS-AMI模型，反之亦然。
在設計初期階段，我們能利用快速統計眼圖分析來加強評估與組態無關(pattern independent)的發射器裝置。針對這類的分析，IBIS-AMI模型僅能被用在發射端，並將接受器視為理想化的接收器終端。隨著設計的演進，我們能採用bit-by-bit模擬，以演算法模型來取代理想化的接收器，以便能測試可調性等化器是否能妥善地調整其參數，以便達到最大的眼圖開口。
然後，從bit-by-bit模式切換至全面的暫態分析，我們能模擬出通道中可能發生的任何非線性效應。在最終的驗證階段，可能會用到發射器和接受器緩衝器的全電晶體表示法。HSPICE擁有足夠的靈活性，可在相同的測試平台上執行所有的這些分析。
(本文作者為新思科技產品行銷經理Hany Elhak及新思科技研發工程師Ted Mido)
