低成本覆晶封裝方案 滿足高整合度行動裝置開發需求

覆晶封裝成本逐步壓縮，在封裝效益與成本優勢下，漸成為晶片封裝重點方案。(Amicra)

先進封裝技術在早期市場的推動力道、往往來自於個人電腦、筆記型電腦...等，現在市場推進主力已轉至智慧型手機、平板電腦等行動裝置，新的發展方向不再追求性能極致提升，而是更輕、更薄、更多功能整合，進而擴展兼具彈性與成本優勢的多元封裝技術...

過去幾年中，半導體技術有著極大的市場變化，早期較進階、先進的封裝技術，多將桌上型電腦、筆記型電腦的高效運算列為重點發展市場，當時半導體的發展資源以追求極致高效運算晶片開發為主流，隨著行動智能裝置、設備深入用戶生活、與智能化設備市場需求驟增，半導體市場發展方向也出現重大轉折，從高效運算轉至強調高整合、低功耗行動運算晶片，或環繞在行動智能設備週邊所需的功能晶片來滿足設計需求。

輕薄省電方向設計潮流 先進封裝技術對應發展

延續前面所談的市場變化，新一代的電子設備開發需求朝向發展更輕、更薄、更省電的產品設計方向轉變，在追求高效能與高整合度？低功耗的設計是全然不同方向，其影響半導體開發路徑甚巨，並滿足高度整合應用方向需求開發的封裝技術，須先聚焦微機電系統封裝(MEMS Packaging)、基板級的先進系統級封裝(Laminate -based System-in-Package)、晶圓級的系統級封裝(Wafer-based System-in-Package)、晶圓級晶片尺寸封裝(Wafer Level Chip Scale Packaging；WLCSP)與低成本覆晶封裝(Low-Cost Flip Chip)等方案。

WLCSP晶圓級晶片尺寸封裝，雖然已能滿足各式行動裝置、甚至是薄型智慧手機產品設計需求，但實際上WLCSP封裝技術在產品應用上仍有其侷限性，因為受限於晶片本身的外觀尺寸大小與I/O數量，WLCSP封裝方案在其8x8mm²的I/O數極限約在500個左右，若要擴增I/O數量，就有必要改採FOWLP(Fan-Out Wafer-Level Package；扇出晶圓級封裝)，透過不同的封裝設計擴展可以容納更多I/O需求的的解決方案。

透過封裝技術優化模組成本  提升價格競爭力

另在產品設計以低成本目標增加產品市場競爭力，這也導致產品開發商對元器件成本要求越來越高，高成本封裝技術自然在市場上的競爭力受到影響，取而代之的是低成本、高效益封裝技術逐漸展露頭角、擴張市場用量。

眾封裝技術方案中，覆晶封裝是備受關注的應用方案，其製作方式為以凸塊進行重點連接，取代原有的打線連接晶片與基板的封裝形式，深入了解覆晶封裝方案執行流程，在進行封裝前會先於晶片表面製作形成凸塊的連接點陣列，接著再將晶片與基板進行連接，而以覆晶封裝技術為基礎也衍生多樣化的覆晶封裝型態。

眾多覆晶封裝方案中，使用相對普遍的晶圓級晶片尺寸封裝(WLCSP)方案，在WLCSP雖然同樣採行互連凸塊處理連線需求，但實際上跟覆晶封裝方案不同的是在WLCSP並沒有封裝基板，而是在完成凸塊連接點後，晶片本體可直接焊接在PCB印刷電路板與電路板結合，省了基板的材料與處理，封裝好的元器件成本將可因此大幅優化。

Fan Out WLP(Fan-Out Wafer Level Packaging；FOWLP)扇出型晶圓級封裝，其實是另一種需求產出的封裝型態，也就是在FOWLP為運用拉線的形式進行連接，成本上可以獲得改善，透過連接多個同功能或是功能裸晶，再搭配如WLP製程的機制進行封裝，整體製程等於是減少更多的封裝處理成本，反而是裸晶越多所降低的成本效果越顯著，有助於壓低終端整合元件的單價，這對於元件若應用於中？低價位功能性或是入門智能手機市場，對成本價位敏感的產品規劃可因關鍵功能模組的成本優勢，讓整體商品的市場價格更具競爭實力。

覆晶封裝具低成本效益

業界十分關注覆晶封裝的低成本效益，一般認為在擴增終端晶片I/O數的WLCSP封裝方式，是讓關鍵整合元器件具低成本效益的重點解決方案，雖然早期覆晶封裝技術多運用於高效晶片的整合封裝應用用途上，例如高單價、採先進製程的的高效處理器、繪圖處理晶片、電腦系統晶片組等用途，但隨著封裝技術逐步成熟、覆晶封裝處理成本持續壓縮，在封裝的性能優勢加上成本壓低，也讓覆晶封裝技術成為部分關注效能與成本目標製品首選的封裝形式。

尤其是在FPGA(Field Programmable Gate Array；FPGA)、ASIC(Application-specific integrated circuit)、RF射頻晶片、記憶體模組、CMOS(Complementary Metal-Oxide-Semiconductor)影像感測器與LED等不同應用的功能晶片，都已運用覆晶封裝技術進行元器件製作與成本優化手段。

以WLCSP為例，WLCSP為將整個系統包含晶片與外殼在切片前進行的晶圓級封裝，進行RDL(Re-Distribution Layers)重佈線製程再於增加晶片之連接點，藉此達到採用更密集的佈線方式擴展功能應用晶片需求。重佈線製程為將原設計之功能晶片線路接點位置、透過晶圓等級的金屬佈線製程搭配凸塊連接方式變更接點位置，使IC元件可應用於多樣化的功能模組，讓功能整合更具彈性，而RDL重新佈線製程若使用Au金屬線路處理製作，則可稱為採用Au-RDL的線路重分布處理。

至於所謂之晶圓級金屬佈線製程，而是預先於IC上塗佈保護層，再搭配曝光顯影型式定義全新的導線設計，緊接再搭配電鍍、蝕刻進行金屬導線的製作程序，搭配用來進行線路連接的Al pad、Au pad或bump(凸塊)達到原有半導體內部線路重新分布設計目的。

再回頭來檢視熱門的扇出晶圓級封裝方案，在眾多先進封裝產品中，採取低成本覆晶封裝仍是目前的主流封裝方案，因為比較扇出晶圓級封裝方案，覆晶仍是大多低成本應用的最佳選項，因為目前扇出晶圓級封裝方案僅適用於部分無線裝置、醫療設計、軍規產品或無線通訊應用。

另一思考點在於變更或加大I/O間距的效益，因為變更了間距可以讓設計更具彈性，或是透過提供更大的連接凸塊面積，進而改善基板與元件間的組裝物理特性，例如降低基板和元件之間的應力表現，或透過大凸塊的連接為重點線路改善其電子電路特性、增加元件的可靠性表現。

而一般採WLCSP封裝方案的產品，仍具較低的產製成本優勢，但實際上WLCSP封裝方案會受限封裝晶片尺寸，當封裝尺寸和晶片尺寸差異變大時，關注成本與價格會顯得採低價覆晶封裝的設計結構會更具成本效益，而當封裝的成成品外觀尺寸在大於晶片尺寸超過1mm以上時，FOWLP的封裝成本將會被墊高、覆晶封裝反而是具備較低成本的封裝方案。