晶片封裝有效精省零組件空間壓縮PCB載板擴展功能
- 陳婉潔
-
因應終端產品小型化市場趨勢，透過晶片封裝方案將以往散落於PCB載板上的零組件布局，透過功能化、模組化的整合封裝處理，不僅可以將大量器件採如晶片般整合設置，不僅簡化PCB設計複雜度，還可騰出更多PCB空間追加更多複合功能…
新一代智能設備，無不標榜體積更小、速度更快、功能更多等多產品優點，但實際上檢視這些新產品與新功能會發現，其實這些條件看起來誘人，但在傳統設計方案來檢視都是彼此互斥衝突的設計目標，例如，要求產品越做越小、卻要效能有前代產品數倍效能提升、更多的應用功能整合？其實需面對的就是更大量的零組件選用與設計，設計的結果自然無法滿足產品小型化的設計前提。
使用晶片封裝方案 整合大量零組件
但若採行晶片的封裝方案進行功能模組相關零組件的整合，自然可以將原本獨立的關鍵零組件採用晶片的方式搭配載板進行功能化的模組封裝，若電子產品多項核心功能均採此種方案進行功能模組封裝，原有散於PCB平面佈置的電子零組件在元件本身就佔據一定PCB面積，展開佈置於PCB上自然會導致PCB面積增大，但若使用前述的功能模組進行PCB布局，則可有效將PCB載板面積節省近一半以上，甚至空出來的PCB空間面積可以部署更多附加功能，提升終端產品的市場競爭力。
這類嵌入式的晶片封裝方案，並不是算是一項全新技術，如日月光(ASE)、AT&S、TDK、Taiyo Yuden、General Electric(GE)、Shinko、Wurth Electronics等重點公司均在嵌入式的晶片封裝方案有不同的方案與市場關注方向發展。嵌入式晶片封裝和多數認知的封裝類型並不相同，例如，在一般積體電路封裝方案零組件或晶片會置基板頂部，而嵌入式封裝為使用更多製(Microelectromechanical Systems)微機電元件、無源零組件等，均可採併排(side-by-side)型態將元件嵌入有機層壓基板(organic laminate substrate)中，透過嵌入式封裝方案，更進一步縮小系統必要的電路板佔位面積。
SESUB嵌入式的晶片封裝方案
眾多嵌入式晶片封裝方案，可以參考TDK SESUB(Semiconductor Embedded in SUBstrate)嵌入式晶片封裝方案，例如TDK的SESUB封裝藍牙無線方案，就將藍牙無線應用相關零組件，使用四片基板層疊、搭配通孔進行層間功能連接，打造出號稱最小的藍牙無線功能模組。
以TDK的SESUB封裝方案檢視，藍牙模組中的大量元件不僅可以受惠於平面的零組件整合封裝體積縮減優勢，加上垂直縱軸的零組件部署與封裝，節省的模組面積是呈現倍數的條件縮減，因為該模組已經包含藍牙RF傳輸必要的系統需求，對於終端產品來說僅需要提供模組所需的PCB布局空間與線路需求，就能為終端設備擴充藍牙模塊的應用功能，對於設計面、生產面與成本節約等各個面向，都會較傳統零組件布局實現藍牙功能於PCB的佔位面積更小。
成本、良率仍為SESUB封裝方案推展瓶頸
但實際上嵌入式晶片封裝也不是說毫無缺點，首先，SESUB封裝方案因為零組件布局不是單純的平面布局，而是整體化立體化的整合思維，並透過通孔與板層間的層疊封裝與實現連通線路整合，光在設計上就相對一般方案更為複雜，而實作的製程複雜度也較一般模組化方案更為繁複，在製造成本與良率都是一大考驗，導致目前相關產品的成本較高、良率表現也需要進一步優化。
除SESUB封裝方案外，其實嵌入式晶片封裝方式仍有多種方案選擇，IC封裝方式還可使用如WLP晶圓級封裝(Wafer Level Packaging)、基板級封裝、引線架構封裝等。
WLP、基板級封裝、引線架構封裝應用方向
例如，WLP晶圓級封裝，這類封裝有fan-in扇入型與fan-out扇出型兩種封裝類型。一般來說，WLP為一種無基板的封裝方案，WLP為利用routing layers佈線層所構成的薄膜來替帶前述SESUB封裝方案的基板，功能晶片為利用薄膜在封裝內提供主要的電氣連接作用。
基於基板的封裝，則可分有機層壓基板、陶瓷基板等類別。有機層壓基板多使用在2.5D/3D封裝、倒裝晶片或SiP(System in a Package)系統級封裝中，有機基板使用材料多半是FR-4或其他基板材料；陶瓷基板則是基於氮化鋁、氧化鋁和其他材料製成，而陶瓷基板的封裝多數使用在CMOS圖像感測器、multi-chip module晶片模塊等應用方向。至於引線架構封裝，如QFN(Quad Flat No leads)方形扁平無引腳封裝和QFP(Quad Flat Package)方型扁平式封裝，而引線架構為以晶片裸片貼裝於金屬架構上，再透過導線引線連接功能。
透過封裝技術整合多晶片或多數的零組件，其實最直接的優點就是體積縮小許點，因為單一功能晶片都設置一個封裝體、有其晶片使用的連接功能引腳，加上平鋪於PCB載板上，光是功能對應的部署元件就佔據一大塊載板面積，在PCB面積寸土寸金的現金，不透過封裝整合方式已無法有效縮減終端產品的最終成品體積。若採行更積極異構集成的嵌入晶片整合方案，如將多個元器件整合在單一先進封裝體中，也可用較低的設計成本提供類似SoC系統級晶片的應用。
同樣的，嵌入式晶片封裝也與其他先進技術方案一樣，面臨成本與良率問題，在嵌入式晶片封裝產品完成後，整合零組件再經過測試驗證，其實會發現良率問題會較一般整合方案更加嚴苛，一方面是晶片內的結構其實已較一般積體電路更為複雜，加上嵌入方案使用連接孔串接版層間的功能模組或晶片，連接線路的導通品質、內部信道的傳輸品質、抗干擾問題等，都會影響到功能模組的運作穩定狀態。
附檔：表格=
