快閃記憶體的路線之爭

最近的新聞報導指出，英特爾(Intel)與美光(Micron)快閃記憶體研發策略聯盟的分手，肇因於對未來3D NAND Flash發展的看法差異，想來合理，且早有徵兆。

NAND Flash的結構只比一般CMOS要複雜一點。CMOS結構最上層是金屬閘極，最底下是源極和漏極，閘極和源極與漏極之間以氧化層相隔。NAND Flash就只在氧化層中再加入一層結構以儲存電荷，以此層中電荷的有無影響CMOS電壓閾值以代表儲存的「0」或「1」訊號。

儲存電荷的這一層材料有講究，因而NAND Flash的製程分為兩派。浮動閘極(floating gate)一派用多晶矽(polycrystalline)，常用來做閘極的導電物質；電荷捕捉(charge trap)一派則用氮化矽(silicon nitride)此種絕緣體。差異在電荷能否在此層中流動與否，因此兩種NAND Flash的製程和特性相差極大。

理論上電荷捕捉因為絕緣體的材質會有幾個好處：製程簡單、晶粒尺寸小、可靠性高、良率也高(因為它對此層與底層源、漏極之間氧化層缺陷的耐受度較高)，又因為電荷於其上不會自由流動，一個電荷捕捉節點上就可以儲存2個甚至3個位元。儘管理論上有這麼多好處，但NAND Flash在平面製程世代的主流製程還是浮動閘極。用電子捕捉製成的產品不僅良率未能令人滿意，資料寫入速度更需要耐心，即使做成最低階的micro SD卡也嫌慢，在山寨手機年代有個渾稱叫「慢慢卡」。

但是到了3D NAND Flash世代事情有了轉機，製程主流變成電荷捕捉，浮動閘極技術只有美光和英特爾聯盟使用。一般文獻上只說電荷捕捉適於垂直元件，詳細的原因是3D製程在高度方向的側面沒法子做光刻，只能依物質的特性做選擇性蝕刻。所以在3D製程中垂直方向的各層元件能共用的物質越多越好，製程越簡單。電荷捕捉由於使用絕緣體氮化矽當電荷儲存器，而電荷並不會在上下層不同元件之間流竄，所以整條上下堆疊的NAND Flash可以共用相同的一層氮化矽，而不必在每層之間(就是每個NAND Flash cell)截斷，這在製程簡化和良率提升上自然是利多。於是美光在未來技術路線圖上開始轉向電荷捕捉技術，至於英特爾則仍維持原來的浮動閘極路線，成為分手的主因。

用這個觀點來檢視美光前一陣子發布的64層NAND Flash產品就豁然開朗。它有兩點令人驚艷，一是它的顆粒面積較小，因為它把原先安置在周邊的邏輯線路全藏到記憶體下方。另一個是層間距大幅縮小，相信這是美光充份利用了電荷捕捉製程的理論好處－晶粒尺寸小，而晶粒尺寸小在3D製程對應的就是層間距，因為晶粒是直擺著。層間距是未來3D製程競爭的一個重要參數，層間距小，記憶體的高底比(aspect ratio)就小，深溝(trench)或孔洞(hole)的蝕刻和濺渡做的都比較輕鬆。

技術陣營的消長往往也牽動商業競爭。當年DRAM製程有深溝(deep trench)電容與堆疊(stack)電容兩大陣營，堆疊電容的產能較多，深溝電容製程所需的製程設備就無法得到設備廠商的充份支持，現在生存的都是採用堆疊電容製程的廠商。讓我們看歷史會不會重演。