小晶片技術的實施與展望

小晶片(chiplet)是異構整合技術中的重要手段之一，透過封裝的手段，將可能來自於不同製程、不同材料的個別晶片設計置於中介層基板(interposer substrate)之上，希望在尺寸微縮的傳統路徑之外，能夠提出另類持續增加半導體晶片經濟價值的方法。

這個技術首先在美國國防先進研究計劃署(DARPA)的會議中正式搬上檯面，後續的發展極為快速，幾個大公司如英特爾(Intel)、超微(AMD)、賽靈思(Xilinx)等已實現了初步發展技術於其現今產品之上。但是這些公司的產品小晶片之間的通訊協議乃至於材料與封裝方法都是封閉式的，設計只針對該公司的產品。要發揮小晶片的完整威力，讓整個半導體產業都能如以前製程微縮效益的雨露均霑，產業需要一個開放的技術標準以及共同操作平台。

小晶片第一個技術挑戰是各晶片之間的通訊介面標凖。小晶片要比較的對象是單一的晶片，譬如ASIC。過去晶片之間的通訊速度比單一晶片內的通訊速度差了3、4個數量級，但是現在有許多介面的標準在頻寬、功耗、介面面積、連線密度、成本等方面之中各自有幾個特別的優勢。又由於針對小晶片的特定應用，透過小晶片技術的產品不必將所有小晶片都移往先進製程、不必整合成單一晶片因而良率較髙、有些IP及小晶片可以重覆使用因而研發經費較省、開發時程短，總體的經濟效益較高。

列入考慮的界面有傳統的serdes(串行器/解串器)、XSR(eXtremely Short Range) serdes、USR(Ultra-Short Range) serdes，以上都是序列串行的介面，共同的優點是接口、連線少，在個別晶片的介面面積以及中介層面積都小，連線密度也較低。特別是XSR和USR這兩種發展中新介面，都是針對晶片對晶片通訊設計的介面，頻寛和能耗表現較佳。

另外考慮的介面有束線(BoW；Bunch of Wires)、先進介面匯流排(AIB；Advanced Interface Bus)、髙頻寬記憶體(HBM；High Bandwidth Memory)等，這些基本上這些都是平行介面。HBM已在業界存在一段時間，束線與先進介面匯流排都是使用類似DDR DRAM的時鐘驅動(clock-forwarding)資料平行傳輸，也都是晶片對晶片的傳輸介面。這些介面的I/O和連線多，對中介層的效能有相當的要求。

由於介面追求的特殊效能不同，對中介層的材料和效能要求也不同。目前中介層的材料常用的有三種：矽、有機(基本上是環氧基樹脂和填料)和玻璃核(glass core)。

對於接口、連線密度大的介面需要矽的半導體設備處理，雖然頻寬效能表現較好，但是成本高，設計、製作也比較複雜。束線是目前功率較低、密度較高的解決方案，但是在頻寬每毫米超過400Gb/s，也得轉向矽中介板。

有機中介層目前的密度有顯著的增加，凸塊(bump)密度有機會達到40~80μm，導線密度在5μm，慢慢逼近矽中介層的效能。

玻璃核中介質的效能介於兩者之間，是性價比較高的選擇。特別是玻璃核的通孔(TSG；Through Glass Via)孔徑較小、間距較近，可以利用來與重分布層連接。

至於封裝方式產業最熟悉的、成本較低的是多晶片模組(MCM；Multi-Chip Module)。一個開放的小晶片標準比較親民的選擇可能是可以彈性選擇的通訊介面－雖然稍微偏好傳統的serdes、有機中介層以及多晶片模組封裝。

小晶片技術方向雖然正式出檯才幾年，但是影響力已經擴散到半導體外的科技領域，譬如量子計算的量子位元。以目前的量子技術很難想像有單一的結構可以容納巨量的量子位元，比較可行的方式就是用數量較少的量子位元模組來整合成一個完整的量子計算單元，每個模組就是一個chiplet。

連線呢？量子計算是記憶體計算，模組之間並沒有大量資訊交換，需要的是各模組上量子位元與其他模組上的量子位元之間產生糾纏，這工作目前的想法最合適的方法是用光子在模組之間造成糾纏，因此中介層需要的性質是能夠在低溫環境下低雜訊的傳送光子。

儘管量子位元最好材質為何的競爭仍在持續之中，但是小晶片的概念已悄然滲入，一個好的工程概念就是這樣發揮影響力的！