矽光子的技術挑戰

記不記得美國制裁中興時，有一家公司一天內股價跌了30%？那家公司叫Acacia Communications Inc.，公司官網最上頭的大標題是3D Siliconization，而底下的兩個大標題就是silicon photonics和DSP。這家公司2019年以26億美元的髙價賣給Cisco。

2020年3月美國COVID-19(新冠肺炎)疫情正盛，Intel卻如期推出產業界第一個以共同封裝方式、1.6 Tbps的矽光子乙太網交換機。其實在其核心事業之一的近記憶體計算(near-memory computing)，矽光子也被部署用於記憶體和處理器的連接，以降低功耗、加快速度和增加頻寛。矽光子的應用已經一腳跨進資通產業，而且直指核心。

但是矽光子的市場預估在今年也不過10億美元，主要的原因是其技術的發展還面臨一些挑戰，特別是現在產業界正在處於光、電整合的階段。

第一個技術挑戰是讓光子特性參數維持穏定的問題。光子是自由度很豐富的載體，強度、相位、波長、偏極化、時序、自旋甚至連路徑等都可以用來攜帶訊息，去年潘建偉團隊就只以3對光子的自旋、偏極化和路徑組成了18個量子位元。

雖然矽光子目前還用不著量子性質，但是光子的特性參數極為纖細脆弱是無庸置疑。譬如説，矽光子的光源InP雷射就很容易受溫度影響而改變波長，而波長在矽光子的應用中絕對重要，譬如多微環諧振器(microring resonator)可以用來濾波，但是波長一變原來預定要執行的功能就蕩然無存。

溫度的問題在光電融合時問題更凸顯，因為電子線路一定會發熱，整合在一起問題只會更嚴重。這問題的主要解決方案之一是用閉路回饋來彌補溫度造成的變異，但是所需要的感測、控制、加熱器及光子元件的動態可重構成為線路設計的巨大負擔。幸好異構整合可以緩解這樣的問題，把對熱較敏感的光子元件－譬如光源－放置處理器較遠便是，這樣其他的較不敏感光子元件就可以較密集整合於矽光子晶片而不至於有太大的熱光調控負擔。

另一個技術挑戰是電子元件和光子元件整合的問題。光子和電子元件的材料和製程存在相當大的差距。光在矽中的吸收頻譜波長在1,100nm以上(紅外光)才急速下降，也就是開始變得透明，而矽的折射率接近4，這意味著矽光子元件天生就是微米級的，8吋的晶圓和製程就綽綽有餘。但是電子元件—譬如DSP—早已進展到奈米級，要真的全部整合在一起，難免顧此失彼。

矽對上述紅外波長透明，要讓光不滲漏，需要氧化矽當阻隔，所以晶圓是SOI (Silicon On Insulator)。另外，不像電子元件，光子元件一般是在同一平面的。這個問題在異構整合包含入矽光子後，同樣有機會得到緩解。相近的製程在同一晶片上製作，再用封裝的方法來建構多晶片功能模組，這也是文章一開始提到Acacia的3D Siliconization打的算盤。

還有光電整合的元件線路模擬及EDA工具缺乏的問題。這怪不得那些EDA公司，因市場才剛起來，但另外還有技術的問題。光子元件的頻率與電子的頻率天差地別，但是模擬時需要用光子元件最髙頻率來進行模擬，這會大大延長模擬的時間。

另外，如前所述，光子是個有多個自由度的載子，要準確的模擬可不是像電路只用電流和電壓即成。還有光子元件種類衆多，不像電子元件可以用CMOS一以貫之。但是相較於上述的製程問題，模擬及EDA工具缺乏的問題都比較容易處理。只要市場大了，就是「火到豬頭爛，錢到公事辦」。

當半導體的兩大應用通信與資訊都開始跨入矽光子領域，台灣還找不到合適的試產線，急不急呀？