Vicor推出垂直供電設計 克服AI晶片大電流困境

Vicor應用工程師楊有承。

AI在各類型產業的應用漸深漸廣，隨著智慧化功能的強化，AI晶片所需的電源功耗也同步提升，不過電源大廠Vicor應用工程師楊有承指出，過去業界常用的電源技術，已難因應先進AI晶片龐大的電源需求，因此他在「Power Behind AI」演講中，就介紹了AI晶片新世代電源設計與其優勢。

楊有承表示，近幾年AI功能不斷提升，資料中心的電源使用量也越來越高，在環境保護與企業節能兩大動力下，機房節能成為必要作為。根據Google的報告，過去該公司在全球機房的PUE(電力使用效率)為1.3，意即機房中的非IT電力耗損高達30%，之後該公司積極優化，2020年的PUE已降到1.1，成效相當明顯。

從Google案例可以看出，資料中心市場對AI晶片電力的龐大需求。而Vicor內部的研究資料也指出，2015年AI晶片的TDC(熱設計電流)仍僅約450A，峰值電流為500A；到了2021年，TDC已達1,000A，峰值電流更直達2,000A；隨著AI晶片效能的高速成長，這兩個數值的電流在2024年，有可能分別超過1,500A與3,000A。

除了AI晶片外，系統其他地方的電力損耗也是目前亟需解決的問題。現在機房內的網通切換器電流也高達1,000A，這部分產生的損耗也相當驚人，因此楊有承指出，現在業者要面對的是AI晶片與主機板兩者加起來的電量耗損，另外還要加上高電量帶來的散熱問題。

楊有承進一步表示，以現有的AI晶片與主機板的結構方式運作，功率損耗高達50%，到了未來的1,000A需求時，會產生500W的損耗。對此問題，目前主流作法是增加銅箔layers，但此方式有其極限，小電流仍可接受，大電流則無法滿足市場需求。為此Vicor也提出各種解決方式，像是將電源模組設計在主機板上或處理器封裝的兩側，這種方式雖然可以大幅降低PDN(電源分佈網路)的損耗、強化板端效率，滿足現有市場上的電源需求，但仍有其先天限制，最大電流數僅能有650A，無法達到1,000A。

為了解決電源損耗問題，Vicor研發出新作法，將電源模組設計在處理器下方，這種直接供電的方式，解決了PDN損耗問題，經過Vicos的層層測試，TDC可達1,000A，且損耗僅有10W，與過去動輒數百瓦相比，成效相當明顯。

除了提升效率、降低損耗之外，此作法的另一好處是釋出處理器兩端的空間，讓設計者有更多彈性。楊有承指出，在高端Switching為了達到光與ASIC晶片達到最高性能，業者開始將光纖模組(OM)設置於處理器四週(Co-Packaged Optics；CPO)，在此趨勢下，如果仍採過去將電源模組置於主機板上方的方式，電源模組離處理器的距離將更遠，PDN損耗也會更高。

除了透過垂直供電設計，提供AI晶片足量電流外，Vicor也提出先進散熱設計。現在處理器的散熱多為氣冷，Vicor則與3M合作，推出浸泡式液體冷卻方案，可有效降低AI晶片的散熱問題。楊有承表示，未來Vicor將持續提出更多先進電源解決方案，協助客戶順利打造高效能AI晶片。