晶心科技採用Cadence數位前端低功耗設計流程

台灣高效能、低功耗32位元處理器與SoC平台領導公司晶心科技(Andes Technology)已經採用Cadence數位前端低功耗設計流程。這個流程以共同功耗格式(Common Power Format；CPF)為基礎，採用Cadence合成、模擬與正規驗證等技術，讓晶心科技能夠為客戶提供高延展性、可架構設定的低功耗管理框架，融合硬體與軟體解決方案，實現最佳的電源域(power domain)的分割與功耗調整(power scaling)。

晶心科技協理賴吉昌表示，決心要在嵌入式系統應用領域一展雄才的公司都必須提供低功耗產品。與Cadence並肩合作，讓晶心能夠在CPF的設計及驗證流程的基礎上，縮短實現AndesCool低功耗管理功能的產品開發時程。藉由將CPF整合進AndesCool的框架中，晶心將為客戶提供卓越且高彈性化的參考解決方案，幫助客戶有效並一致地達成低功耗目標。

Cadence低功耗設計以單一、一致的功耗意圖(power intent)為基礎，而這個意圖是貫穿設計、驗證與分析流程，並且經過數百次先進低功耗試產的驗證。Cadence CPF流程為晶心科技為AndesCool低功耗管理框架的開發貢獻了一條有效的路徑。這個流程提供整合式功耗意圖規格，貫穿整個ASIC設計流程，免除開發各階段的重複整合與驗證負擔，幫助大幅縮短晶心科技的開發時程，也減少傳統方法中肇因於缺乏功耗意圖規格而導致的重新作業，為晶心科技節省了許多寶貴的時間。

晶心科技採用的Cadence技術包括Encounter RTL Compiler、Encounter Conformal低功耗與Incisive Enterprise Simulator。

Cadence產品行銷協理Pete Hardee表示，晶心科技採用Cadence低功耗流程不僅幫助公司達成SoC平台的積極功耗目標，更使得晶心科技能夠幫助其客戶強化相關的開發成效。為了贏得產品的競爭優勢，越來越多企業轉尋求晶片、SoC與系統實現的解決方案，而晶心科技的做法就是邁向EDA360產業新願景的最佳範例。