先進扇出型封裝技術 以成本、效率優勢受市場重視

FOPLP可有效提高生產效率，近年來各主要半導體業者及封測廠，都已加速導入。

延續2017年全球半導體產業的亮眼成績，2018年全球半導體市場預期也將會再創佳績。根據WSTS預估，2018年全球半導體市場的全年總銷售規模將達到4,634億美元，比起2017年成長了12.4%。預估2019年可達4,837億美元，成長4.4%。

到了2020年則預計可達5,025億美元，成長3.9%。台灣半導體產業由於具備垂直群聚優勢，專業分工模式也讓台灣能夠獨步於全球半導體市場，這使得全球ICT及晶片大廠均持續選擇台灣的晶圓代工及IC封測代工服務。

在技術端不斷推陳出新，市場端不斷有新需求的狀況之下，這波半導體產業成長動能預計還將能繼續往下延續。放眼現階段半導體市場，應用層面以傳統的PC與3C產業為根基，近年來大步跨入到物聯網、大數據、5G通訊、AI、自駕車與智慧製造等多元範疇中，半導體客戶對於外型更輕薄、資料傳輸速率更快、功率損耗更小、以及成本更低的晶片需求大幅提高，這使得先進封裝技術更加被重視。

根據Yole研究指出，2016至2022年，先進封裝產業的整體營收年複合成長率(CAGR)可達到7%，而扇出型封裝技術(Fan-out Packaging)，是成長最快速的先進封裝技術，成長率達到36%。到了2022年，扇出型封裝的市場規模預計將會超過30億美元。

近年來，全球各主要封裝測試廠均持續提升晶圓級的先進封裝技術，特別是扇出型封裝技術。扇出型封裝技術包括扇出型晶圓級封裝(Fan-Out Wafer Level Packaging；FOWLP)，及扇出型面板級封裝(Fan-Out Panel Level Packaging；FOPLP)。

扇出型封裝技術運用再分佈層技術(Re-Distribution Layer)，可有效提高I/O腳位數，不僅可以使產品達到更輕薄的外型，成本也相對便宜，因此成為近年最受關注的先進封裝技術。

扇出型晶圓封裝(FOWLP)可在12吋晶圓上直接對矽晶進行一次性的封裝製程，由於不須使用封裝載板，因此可大幅度降低製程生產與材料等的各項成本，光是封裝材料就可節省大約三成。

且由於不須載板，也可減低封裝厚度，產品將可變得更輕薄，這對於晶片商來說，能夠更有效提升產品的競爭力。至於扇出型面板級封裝技術(FOPLP)，則是延伸FOWLP的突破性技術，在多晶粒整合的需求，加上進一步降低生產成本的考量下，所衍生而出的封裝技術。

FOPLP透過更大面積的方形載板來提高生產效率，生產成本比晶圓級扇出型封裝(FOWLP)更具競爭力，因此也引發市場高度重視。近年來，全球各主要半導體業者及封測廠，都已積極投入發展或加速導入這些新一代的封裝技術。

正由於看好此市場趨勢，今年9月5至7日SEMICON Taiwan 2018國際半導體展將首次推出「扇出型封裝專區」，匯集海內外扇出型封裝技術(Fan-out Packaging)廠商，展示製程中關鍵設備、材料及化學品等相關解決方案，如電鍍、蝕刻、曝光顯影、濺鍍、研磨及檢測等，聚焦多元先進封裝技術。此外，9月6日亦於會展中舉辦「扇出型封裝聯誼小聚」，透過此聯誼交流活動串聯產業價值鏈的上下游廠商，創造最大的合作商業機會。

本屆SEMICON Taiwan 2018 國際半導體展，包括設備商ASM、EVG、GPT(弘塑)、 MANZ (亞智)、RUDOLPH、SEMSYSCO、SUSS、Veeco等，材料商AGC、ATOTECH、Brewer Science、Hitachi Chemical、LINTEC 、YMT等，以及檢測商由田新技等，都將參與本次的展會，並帶來扇出封裝技術解決方案，非常值得期待。

同期亦舉辦9月4日(二)「先進封裝技術論壇」及9月6日(四) 「SiP Global Summit 2018 系統級封測國際高峰論壇－第一天」，邀請各界TSMC(台積電)、Applied Materials、DowDuPont、MediaTek(聯發科)、PTI(力成)等重量級講師，探討最新扇出型封裝技術及對整體半導體產業的影響與展望。論壇內容精彩可期，歡迎各界產官學人士屆時至中信企業總部三樓雅悅會館馥儷廳參與。