為摩爾定律續命—半導體先進封裝技術

超微（AMD）執行長蘇姿丰來台參與COMPUTEX 2024，期間有一次的公開演講，提到她本人很訝異在台灣有這麼多人知道CoWoS（chip on wafer on substrate）技術，這在美國是不可能的事。

事實上CoWoS一詞是台積電張忠謀創辦人一手欽定的，這名字取得真好，一眼就可以望文生義。就如同TSMC一般，很清楚讓人知道葫蘆裡賣的是什麼藥。

CoWoS是一種先進的晶片垂直堆疊封裝技術，也是延續摩爾定律繼續前行的最重要利器。

摩爾定律過去五十年中，所著重的在晶圓的平面上做不斷地微縮。但是當微縮到了奈米等級，最終還是會遇到物理的極限，因此往垂直方向去堆疊是一個必然趨勢—如同在人口密集的地方要蓋高樓一般。

約莫在二十年前，半導體技術尚未進入28奈米製程，研發人員就開始提出3D IC的概念，當時用了「 more than Moore」這個詞，以對照摩爾定律的「more Moore」。然而要堆疊晶片技術上並不困難，但是在實際應用上卻很難實現，就如同蓋高樓，每一層的主結構必須是一致且貫穿的，才有可能一層一層的堆上去。所以只有記憶體的晶片，因為是完全相同的架構，才有可能彼此堆疊，但當時的記憶體晶片並沒有這個需求。

之後研究人員提出了矽穿孔中介層（through Si via interposer），也就是在中介層上方的平面放置多個晶片，因為中介層是使用半導體的製程，可以緊密結合這些晶片，並提供高密度的橫向走線（RDL），晶片間訊號可以走最短路徑，提升晶片效能。這就是俗稱的2.5D封裝技術，此中介層就是CoWoS中的wafer。所以嚴格來說CoWoS是一個2.5D的封裝技術。

順帶一提的是這2.5D名詞，最早是由日月光集團唐河明博士所提出。

台積電是第一家將矽穿孔中介層量產的公司，這多虧蔣爸（蔣尚義）的主導與支持。但是推出來之後，卻是叫好不叫座，乏人問津，也就是科技界常說的「solution looking for problems」。後來第一個使用CoWoS技術的是在2011年的Xilinx，將4個FPGA晶片緊密的並排再一起，並利用RDL彼此訊號相連。因為CoWoS所費不貲，所以高單價的FPGA為了追求效能，才率先使用。就連蘋果（Apple）手機內的AP晶片，至今還未使用CoWoS。

接下來直到AI世代的來臨，CoWoS才受到廣泛的重視。NVIDIA是在2016年的P100 GPU開始使用CoWoS，主要用於與一旁的HBM記憶體能緊密的訊號相連。有趣的是，HBM是第一個實現3D的晶片堆疊，目前已經可以將12層、甚至16層DRAM堆疊在一起。

NVIDIA近期所推出的Blackwell GPU，將2個GPU晶片，以幾乎無縫地緊密相連，而中介層提供高密度的RDL以及連接凸塊（bump），再次大幅提高訊號傳輸速度，並減少功耗。

此番CoWoS技術所帶來的效益，幾乎等同於將製程技術推進一個世代。

然而，隨著需要相連的晶片愈多，CoWoS中介層所需的面積就持續增加，不僅增加費用，而一片12吋大的晶圓能提供的數目也勢必減少。玻璃基板當作晶圓中介層的想法就應運而生。

首先，玻璃基板夠大（5.5代玻璃面板是1.3公尺 x 1.5公尺），另外玻璃基板夠平整，可以製作出高密度的RDL，同時對於高速的訊號具有更低的傳輸損耗。現階段如果能順利解決玻璃基板鑽孔的問題，將來非常有機會提供一個低成本、高效能的中介層。

台積電為此也適時推出經濟版的CoWoS-L（local Si），中介層是使用封裝業常用的製模（molding）技術。模的中介層內可內埋local Si interconnect（LSI）晶片，提供所需要高密度的RDL，同時也可以內埋其他的主被動元件以及晶片。不過要完成薄、大面積且不碎裂的製模，在工藝上是很大的挑戰。

CoWoS中的晶片及晶圓中介層會被台積電所牢牢地綁住，外人難以越雷池，因為這牽涉到對終端客戶的承諾。至於substrate高速載板，則有機會被多家供應商所分食，而高速載板內有更多的空間，整合內埋所需要的元件。

半導體先進封裝技術，尤其是CoWoS，未來在延續摩爾定律道路上扮演不可或缺的角色。現在發生的是AI帶來的需求，未來在各領域小晶片（chiplet）的整合，都需要這些技術，而且會更多元及多樣。在這條道路上，除了製程技術及IC設計的專長外，需要材料力學、結構力學以及散熱機制等專長的人共同參與。當more Moore 「山窮水盡疑無路」時，more than Moore提供「柳暗花明又一村」，這一村將帶給半導體產業至少再20年的榮景。