川普（Donald Trump）二度當選為台積電未來的營運帶來高度不確定性。事實上，當美國2022年10月祭出出口管制，壓制中國先進製程的發展，及2024年陸續傳來英特爾（Intel）與三星電子（Samsung Electronics）的營運警訊，雖讓台積電在先進製程市佔率持續提升，但也大幅提高在地緣政治及產業壟斷課題上的風險，如何在川普二進白宮的四年降低本身的經營風險呢？我認為首先必須在企業願景及產業定位做出調整：台積電的願景：成為全球最先進及最大的專業積體電路技術及製造服務業者，並且與我們無晶圓廠設計公司及整合元件製造商的客戶群共同組成半導體產業中堅強的競爭團隊。台積電的使命：作為全球邏輯積體電路產業中，長期且值得信賴的技術及產能提供者。依當前的時空環境，台積電的使命仍然合適，但願景中「最先進」、「最大」、「競爭團隊」這些字眼可就敏感了。作為實質無可替代的半導體製造服務龍頭，願景應已不需再著眼自身，而是從更宏觀格局的半導體生態系、科技產業及科技應用生態系，乃至於當前人類社會科技文明的發展來思考，從一個關鍵enabler的角色，提出一個新的願景與產業定位。基於這樣的願景與定位，衍生出與各國政府、學研界、產業界相關的合作推動項目，例如半導體人才培育、促進高影響力新興科技發展等計畫，讓台積電不只是透過服務客戶對科技發展做出「間接」貢獻，而是透過與國際社會各利害關係成員的連結合作，讓國際社會感受到台積電更「直接有感」的貢獻，化解不必要的敵意與憂慮。就未來四年川普主政的營運風險，相信台積電內部早已做出種種情境的沙盤推演，我認為必須就最極端惡劣的情境，如反壟斷及分拆壓力、無法取得最先進設備材料等情況來預先擘劃避險策略，才能有更妥善的因應做法。這邊試擬兩策略作為參考方向。一、 需培養競爭對手適度讓利古典呂氏春秋有云「全則必缺，極則必反，盈則必虧」，太盈滿必將招致虧損。台積電獨拿先進製程與封裝市場，即便到美德日設廠，但缺乏第二供應來源，對美國政府來說，終究是己身半導體產業痛點及國家安全、供應鏈安全風險所在。昔日英特爾成為CPU霸主時，必須有超微（AMD）存在以作為第二供應來源及維持市場競爭機制。雖力積電廣開製程技術授權之門的做法，引起不少爭議，但若台積電採用類似做法，願意授權其他業者，將可讓美國及各國政府心安許多。例如目前台積電製程處於由三奈米轉2奈米階段，那麼相對成熟的7奈米是否可評估授權可行性，不見得授權給英特爾與三星，格羅方德（GlobalFoundries）未嘗不是更合適的合作對象。在過去，企業經營僅需追求成長，但這幾年地緣政治與黑天鵝事件衝擊下，必須同步追求降低風險，甚至對台積電來說，降低風險比追求成長更為重要。透過培養競爭對手讓出部分市場，可有效降低極端風險的可能，而透過授權金的取得，應可適度降低讓出市場對獲利所造成的衝擊。二、 進一步平衡台美兩地布局川普上任後的半年，可能是觀察是否其將選舉訴求轉成實質政策的關鍵時期，如何利用這段緩衝期化解川普政府的敵意與憂慮，甚至為其塑造政治利多，就成為台積電必須與川普團隊溝通的重點，關鍵在於對美國的布局是否得進一步加碼，淡化美國政府對先進製程與先進封裝產能過度集中台灣的隱憂。若台積電追加在美投資設廠計畫，在面臨龐大資本支出及川普對拜登（Joe Biden）《晶片與科學法案》（Chips and Science Act）補貼金額不認帳的隱憂下，考量投報率與營運風險，不見得是好的做法。那麼若設立研發中心呢？台灣政府近幾年有推動外商設立研發中心的政策，例如超微數月前申請的「全球研發創新夥伴計畫」，投資金額為86.4億元，政府與超微出資比例為38%：62%。而研發人才50%自國外引進，另50%為本地聘用。台積電過往對於過於未來的研發相對不會過早投入，而是就客戶有明確需求的技術進行研發，但當半導體技術逼近物理極限時，結構、材料、異質整合的研發挑戰更為關鍵，在台灣人才短缺的情況下，或可思考把一些與量產技術研發不那麼直接相關，但未來會有影響的科研技術項目擺在美國，運用美國頂尖的科研人才來掌握技術生命曲線更前期的技術領域，並承諾美國政府研發中心的50%會由台灣派遣。如此一來，對台積電來說，投資金額遠較設立晶圓廠為低，而台灣派遣人才可透過與美國人才共事掌握更前端技術，而對美國政府來說，台積電在美國的價值活動從製造延伸至研發，且從台灣引入對等的頂尖人才，則是台積電更進一步融入美國的政績，可有效化解美國的憂慮與誤解。當台積電處於如今最頂尖的產業地位與關鍵戰略核心，再怎麼低調都無法從地緣政治風險中脫身，適度的捨才有可能換來更長遠的長治久安！

2024年10月6日，我到國家戲劇院觀賞朱宗慶打擊樂團擊樂劇場《六部曲》。打擊音樂水準極高，讓觀眾感受到洗滌心靈的音樂饗宴。國家戲劇院是一座智慧劇院，舞台背後設有巨型銀幕，能與表演者進行虛實結合的互動。表演過程中，銀幕上出現浮雲、瀑布、抽象光影等動畫。感覺上打擊樂器與銀幕圖像較無即時地關聯。在我腦海中浮現的是各種打擊樂器的即時梅爾頻譜圖 （mel spectrogram）。梅爾頻譜圖是一種變形的頻譜圖，常運用於語音處理和機器學習。它與頻譜圖類似，顯示音頻信號隨時間變化的頻率內容，但其頻率軸不同。我發展一套AI工具MusicTalk，其中一個功能可以即時分辨出一首樂曲中同時演奏的樂器種類。MusicTalk將樂器的聲音轉換為梅爾頻譜，並以特殊AI演算法分析，準確度接近95%，是迄今最準確的方法。我在開發MusicTalk時，研究許多打擊樂器的梅爾頻譜圖，因此在《六部曲》的演奏過程中，各種變化多端的梅爾頻譜圖不斷在我腦海中浮現。將抽象動畫與敲擊聲音連結並不容易，若能將敲擊聲音與科學結合，將更具意義。第一位以科學系統化賦予敲擊聲意義的是奧恩布魯格（Leopold Auenbrugger, 1722～1809）。他是旅館老闆的兒子，在維也納大學接受醫學教育，深受Gerard van Swieten影響。1761年，他出版小書《新發明》（Inventum novum），成為以叩診法（percussion in the diagnosis）診斷胸部疾病的第一人。儘管傳說他的發現靈感來自童年敲打父親酒桶的經歷，但更可能的是他敏銳的音樂耳朵讓他能分辨出胸部病變過程中的音調變化。他描述各種病變如何導致叩診時音調轉變為不同音色，如「高音」（sonus altior 或鼓音）、「低音」（sonus obscurior 或模糊音）、或「鈍音」（sonus carnis percussae 或肉叩音）。這些發現後來得到臨床診斷的實證。奧恩布魯格一生酷愛音樂，經常在家中舉行午後音樂聚會，莫札特 （Wolfgang Amadeus Mozart, 1756～1791） 一家也曾受邀參加。他的2個女兒都很會彈鋼琴，賓客們曾評論說：「她們兩人，尤其是姐姐，彈得非常好，並且極具音樂天賦。」10年後，莫札特為薩爾茨堡（Salzburg）創作一些新歌劇，其中之一是日耳曼喜劇《煙囪清潔工》（Der Rauchfangkehrer）。該劇於1781年首次在維也納國家歌劇院上演，劇本正是由奧恩布魯格撰寫。奧恩布魯格的音樂藝術天分無庸置疑，能以極具創意的方式將器具的敲擊聲賦予科學 （醫學） 的意義。奧恩布魯格的成就，影響我對利用敲擊工具（樂器）解釋科學現象的興趣。我開發出 AI 工具 WatermelonTalk，能將拍打西瓜的聲音分為4類，代表不同的成熟度，準確度高達94%，是迄今最精準的成熟度判定方法。在聆聽《六部曲》時，我期望編劇者能充分利用如MusicTalk這類AI工具，以科學方式利用未來劇院的智慧銀幕，呈現敲擊樂器的特徵，使觀眾更能理解樂器所表達的內涵，進一步促進音樂與科技的深度結合。 

如果光子可以如電子般的攜帶訊息，自然它可以同時應用於通訊和計算。  光子最早應用於遠距通訊，譬如過去網際網路應用中以光纖替代電話線，自然是以光子替代電子來攜帶訊息。  最近光子通訊再被提上檯面是因為AI伺服器。未來大部分通訊會發生在晶片與晶片之間、伺服器與伺服器之間，巨量的訊息傳輸是目前訊息的處理、傳輸中最損耗能量的部分。  但是現在伺服器晶片的設計於傳統PPA（Performance、Power、Area）的考量中傾向對於效能的追求，低功耗與散熱的需求在設計階段就顧不上了，只好在製程與先進封裝中講究。這是矽光子被排到半導體時程上的最大動力。  光子能用於通訊，能否用於計算呢？在1960、70年代發明雷射、類比訊號處理時，光子計算（photonic computing）的概念就啟動了，80年代開始研發光子元件。90年代要走向應用、量產時，為時已晚。90年代初的先進製程大慨在0.5~0.8微米之間，但是光子元件的尺度大多在微米以上，在晶圓上難以製作出功能可以與電子元件匹敵的產品。之後，就愈差愈遠了。  光子計算再度被認真考慮也是因為AI的興起。AI的計算，不管是卷積神經網路（Convolutional Neural Network；CNN）或者是在大型語言模型中使用的變換器（transformer）模型，其最底層的計算都是矩陣乘法的平行運算。資料量大，但是演算法相對單一，這是光子計算的良好應用場域。  2016年沈亦晨（Yichen Shen）及其研究夥伴提出用光子計算來處理深度學習的想法。  光子元件種類繁多，在此應用被選中當成類似半導體線路基礎元件電晶體的是馬赫-曾德干涉儀（Mach-Zender Interferometer；MZI）。 MZI是矽光子的基礎元件，常用來調制（modulate）光的相位（phase）。當光進入MZI後，首先經過分光器（splitter），光被分離成2束而在個別的光路（optical path）上前進。在其中一條光路上光不再受任何作用；另一條光路上，有一個可控的電壓可以施加在光路的構成物質，改變物質的折射率（refractive index），進而改變在此光路上光的相位。最後2條光路上的光再合併（recombine），二者會相互干涉。如果其中有一光路受到相調控，2束光會形成破壞性干涉（destructive interference），而在2個光路出口所測得的光強度（intensity）會有所不同。這就是MZI可以如電晶體用於計算的原理。  MZI就是光積體電路（Photonics Integrated Circuit；PIC）的基礎單元，利用MZI可以組成光積體電路來計算矩陣相乘，這就是光子計算於AI的應用場域。  光子計算可以利用薛汀格微梳（Schrodinger microcomb）大幅提高計算效能。薛汀格微梳是用連續波（continuous wave）雷射光源分離為在頻率空間等間距的多重光源，可以用於平行計算。一個微梳可以產生數十乃至於數百個頻率的光線，用於平行計算。在某種程度上，薛汀格微梳大幅的彌補一般光元件尺度較大的缺陷。  2016年光子計算方案提出時，矽光子的技術離成熟還很遠。在過去「異質整合藍圖」（Heterogeneous Integration Roadmap；HIR）進程中，2020年矽光子才會上場，實際上矽光子的量產時程遠遲於此。  最近提議的用鉭酸鋰（LiTaO3）來做矽光子元件，進一步提高用MZI來做光子計算的可行性。  鉭酸鋰在5G世代已開始使用，是與半導體製程相容的材料。它的製作成本低，且有幾個物理特性適合MZI的製作。1. 低雙折射性（low birefringence），線路設計簡單，可以提高光元件密度；2. 低光學損耗（low photon loss），傳導信號容易維持；3. 可以製作高效能MZI。用它做的MZI可達40 GHz的電光頻寬（electro-optical bandwidth），並且擁有1.9V•cm的半波電壓長度積（half wavelength voltage length product，這數字代表使光相位反轉180°所需的電壓乘以長度，愈小愈容易調製相位）。  光子計算理論上速度快、功耗低，是現在計算面臨各種物理壁障的可能出路之一。過去因為矽光子的技術未臻成熟，光元件的尺寸遠大於微電子元件的尺寸，所以光子計算一直未能浮上檯面。現在藉著AI伺服器的興起驅動矽光子技術的發展，獲得額外的產業推動助力，搭乘順風車。應用上選擇與AI高度相關的ASIC類型的計算，再看能否有個起始的立足點。 

一年一度的OCP Summit（Open Compute Project）開放運算計畫高峰會，在10月14日起於美國加州聖荷西市舉行。OCP於2011年，在Meta的主導下成立，目的是藉由開放的平台，使得在資料中心的硬體建置，能有統一的規格，有助於供應鏈的建立。講白話一點就是藉由標準化及多家供應商，好降低成本。拜這兩年AI伺服器及雲端運算的蓬勃發展，今年（2024年）會場吸引超過7,000人參與，以及100個展示攤位，再加上200場以上的專題演講，可謂盛況空前。去年的OCP的展示現場，除了美國雲端業者、供應商外，幾乎都是台灣廠商的天下，顯示出台灣在AI運算硬體供應鏈上強大的實力。今年展示攤位出現幾家日韓記憶體，以及中國大陸伺服器的製造商。延伸報導OCP擴展AI開放系統戰力　NVIDIA助陣獻寶GB200大會一開始的主題演講，照例是由幾家雲端服務業者及主要晶片供應商（GPU/CPU）所擔任。輪到英特爾（Intel）資料中心業務的執行副總演講時，還在談老掉牙的x86平台，聽眾都覺得乏味之際。台下突然間有一個人跳了上去，原來是下一場要演講的超微（AMD），也是資料中心業務的執行副總。原來兩家公司在x86平台上彼此征戰這麼久，現在要開始結盟共組x86生態圈，以對抗來勢洶洶的Arm CPU。接著兩個人就開始介紹x86的優點，包括了可信賴的架構、指令的一致性、介面的共容性等優點。兩個人還時不時的調侃對方的CPU，暗示自己的還是比對方的好。所以商場上沒有永遠的敵人，但因此會成為朋友嗎？這個安排好的橋段，成為了當天會場上的亮點。同一個時段兩家業者的執行長，也在西雅圖宣布這項結盟。延伸報導Arm、高通AI PC網內互打 英特爾、超微撿到槍　x86不戰而勝AI for AI 是在會議中另一個響亮的口號，但是第一個AI的意思是accelerate infrastructure，也就是要加速AI運算硬體的升級（scale up）以及平行擴增（scale out）。算力的需求是持續地在增加，會場上的研討會不斷地在呼籲，諸如記憶體的儲存空間不足，由目前的HBM3要擴增到HBM4。資料的傳輸速度需要再增快，由400 Gb要到800 Gb，甚至1.6 Tb。AI交換機處理訊號的能力，也需要到 51.2 TB以上。每一機櫃的電力需求，目前的NV72已經到了120 KW，會場中已在討論250 KW的方案,甚至未來直接來到400 V或800 V直流高壓系統。隨著電力的增加，伴之而來的就是熱的解決方案。氣冷的極限在於每平方公分可散掉100 W的熱，未來的高速運算晶片，所產生的熱會達到每平方公分500 W，因此用液體來冷卻是必要的途徑。會場中的諸多討論都在敦促供應商們，要將硬體升級並橫向擴充，唯一沒有被抱怨的是晶片的先進製程，可見我們護國神山的傑出貢獻，深獲各界的肯定。順帶一提的是去年整個AI資料中心的市場規模是2,600億美元，扣掉建築、機房地硬體設施，以及半導體中的記憶體，其核心的半導體如CPU、GPU、switch ICs等就達到820億美元的市場規模，這其中有相當的一部分是進了護國神山的口袋。會場上也觀察到幾件耐人尋味的事，眾所周知雲端服務的系統業者都希望能有客製化自研的xPU，導致幾家SoC的大型公司如博通（Broadcom）、邁威爾（Marvell）、以及聯發科，都開始客戶端ASIC的設計服務。基於小晶片（chiplet）未來會扮演愈來愈重要的角色，SoC公司因為熟捻於供應鏈中的晶圓代工、EDA設計軟體、封裝測試等環節，未來也有可能增加提供小晶片的設計服務的事業。而Arm正挺身而出，想要建構此一生態系。目前的AI資料中心幾乎是NVIDIA一個人的武林，NVIDIA有GPU、CPU、ASIC，負責scale up傳輸的NV link，以及 scale out傳輸的Infiniband，更可怕的還有CUDA的軟體作業平台，以及能作為超級電腦的系統架構。NVIDIA做了上下游縝密的整合。其他公司所組成的復仇者聯盟，對應的有不同品牌的xPU，負責傳輸的PCIe、UA link、Ultra Ethernet等。這就如同蘋果（Apple）手機與Android系統的差別，再怎麼樣蘋果自成一格的手機，總是比其他各家使用上來的流暢，且不容易當機。延伸報導Arm來勢洶洶　英特爾與超微攜手x86化敵為友天下武功，唯快不破。NVIDIA對應著鋪天蓋地天兵天將的來襲，策略就是一年一個新機種，讓競爭者疲於奔命。然而800磅的大猩猩每年要脫胎換骨一次，就必須要具備強有力的指揮系統，這就難怪NVIDIA執行長黃仁勳得有40多人直接跟他報告了。 

如同十多年前的日本安倍經濟學的三支箭，以拯救日本長期的通縮、振興經濟，提升日本的競爭力。在1980~90年代，曾是世界第一的日本半導體產業，經歷失落的30年，最近不約而同地射出了三支箭，希望能一舉扭轉目前的頹勢。東京大學的黑田忠廣教授，甚至稱之為「熱水中被煮著的青蛙，突然間跳了起來。」是哪三支箭要來振興日本的半導體產業？第一支箭就是日積電（JASM），台積電的熊本廠；第二支箭是日本政府主導，結合幾家日本重要企業，在北海道設立的Rapidus，直接切入2奈米的製程；第三支箭就是台積電在日本筑波，設立的3DIC先進封裝的實驗室，與東京大學及日本材料及設備廠商合作。這三支箭都需要仰賴外國的技術及資源，日本輿論將此比擬為，在19世紀幕府時代的「黑船事件」。黑船事件開啟日本與西方世界的交流，明治維新接著發生，一舉讓日本進入世界強國之林。這三支箭分別都有其目的，而合起來就成為日本半導體的復興大業。首先，日本長期以來未持續投資在半導體先進製程，因此製程技術停留在40奈米。日積電的任務就是要填補28～16奈米的空缺，並且配合到日本產業所需的車用IC及影像顯示IC。第二支箭就有很大的爭議了。在沒有任何先進製程的學習曲線支撐下，直接切入2奈米，現階段三星電子（Samsung Electronics）及英特爾（Intel）都做不到，這豈不是癡人說夢？雖然有美國IBM及歐洲Imec的技術轉移，包括EUV技術，但是研究機構的技術，相對於要實現高集成度的IC，仍有一段相當的距離。日本是如何盤算第二支箭？原來由16到3奈米，使用的是魚鰭式電晶體（FinFET），到了2奈米電晶體就須改為GAA（gate all around）或稱為nano-sheet。與其由16奈米切入，需要建立FinFET的學習曲線，在後頭苦苦追趕，倒不如孤注一擲，直接進入下一個世代的電晶體。雖然離台積電仍有段距離，但是不會輸三星及英特爾太遠。這隻箭是大膽的，但不失為好的策略。第三支箭就含有長期的戰略意義了。3DIC不只是先進製程需要，成熟製程所製作的IC也是需要的。如果說摩爾定律是半導體元件尺度的微縮，那3DIC就是電子系統尺度的微縮了。這平台提供將各式小晶片（chiplet）密集的堆疊，造就系統特性上的提升。日本優異的半導體材料及設備供應產業，更是強化3DIC技術的重要基石。當日本在80年代末期，自詡在許多產業上創下全球第一，尤其是石原慎太郎及Sony創辦人盛田昭夫合著的《可以說NO的日本》，徹底地激怒美國，開始對日本輸美的半導體設限，並扶植南韓。那個時期個人正在美國當研究生，有回遇到來自日本的半導體教授。當他知道我來自於台灣時，趾高氣昂地問我，「你知不知道日本統治台灣多少年？」。相似的場景在2000年後，我參與一個半導體國際會議的籌辦，當與會的委員都希望日本能多貢獻投稿的論文。日本的代表面有難色地說「我們已經不是世界第一了，甚至連亞洲第一都說不上」。日本並沒有像美國，大剌剌地要台積電將最先進的製程搬到美國，而是反求諸己，邀請台積電的成熟製程來日本設廠，而先進的製程想辦法自己解決。充分地表現出東方文明克己復禮的美德，另一方面也維持住日本民族的自尊心。我個人對於日本文化中的職人精神，是打從心底的佩服。有回在日本參加光電半導體研討會，當時在報告單波長的半導體雷射研究，用於長距離的光纖通訊。要實現單波長，需要在雷射底部製作一精密的長條形光柵結構，以選擇所需要的雷射波長，當時這是個相當挑戰的工作。日本的研究人員不是只做1條，而是連續做3條，在一個元件上產生3個不同波長的單波長半導體雷射。我在台下看得目瞪口呆，久久無法平復。1960年代末期日本經由美國的授權，已逐漸在半導體產業站穩腳步，當時的美國Richard Nixon曾警告過，「日本是個有文化的民族，絕對不會滿足於只銷售電晶體」。這三支箭涵蓋成熟製程、先進製程及先進封裝，若能支支中的則復興大業可期。我相信第一支及第三支是會命中目標，第二支箭的難度較高。但是在日本既有文化底蘊的加持下，第二支箭命中的機率還是有的。

好笑的是這條中央社發的消息持續被其他媒體引用，引發後續討論。我以為台灣是半導體之域，媒體至少有起碼的半導體ABC知識。別鬧了，8nm！這個訊息內容內容有不一致的地方，氟化氬（ArF）雷射的波長是193nm，氟化氪（KrF）雷射的波長才是248nm。從另外2個數據來看，248nm幾個字比較有可能是誤植。用氟化氬雷射當光源，乾式（dry）曝光機一般的分辨率（resolution）在80~90nm左右，浸潤式（immersion）曝光機一般的分辨率在38~40nm左右。公布的數值在兩者之間，我猜是乾式的曝光機再加上已知的可以改善光學系統的諸種手段。這裡講的分辨率，一般是指單次曝光（single exposure）所能達到的最小尺度。資料中的另一組「套刻精度小於8nm」則是引起此次無妄之議的罪魁禍首。兩岸譯名有所不同，曝光機在中國叫光刻機，而套刻精度在英文中是overlay accuracy ，指的是上下2層光罩層對準（align）可能產生的最大誤差，這與能用此曝光機能做出何種技術節點的能力完全不是一回事，但是套刻精度只有8nm的曝光機，肯定做不到8nm的製程也是鐵錚錚的事實。上述的訊息對我來說，只是中國的曝光機能力已進入以準分子雷射（excimer laser）為光源的第一代曝光機，如果其表現真如其規格所述，這算是改良過的第一代DUV曝光機。再進一步發展是浸潤式氟化氬曝光機（ArF immersion lithography）。雖然水的折射率1.333理論上可以提升機器設備的許多規格，但是由於運作機制存有主要變化，發展所需時間可能較長。更進一步是極紫外光曝光機（EUV lithography），這個有些難。畢竟現在ASML的極紫外光曝光機是DARPA於90年代就開始研發的。即使以現在的技術和後發者的知識可以縮短開發時程，但是EUV的光源產生和光學系統與DUV完全不同，多費些手腳也是理所當然。所以中微半導體董事長尹志堯說，中國的機器設備與客戶群處在技術領先位置的國外廠商相比，還差了兩、三代是確評。至於晶圓製造廠的製程能力呢？分辨率只是曝光機台本身的能力，製程中還有其他眾多手段可以改進在晶圓上最終圖案化（patterning）的能力，其中最為人知的手段是多重曝光（multiple exposure）如曝光蝕刻曝光蝕刻（Litho-Etch Litho-Etch；LELE）、間隔物輔助雙圖案化（Spacer-Assisted Double Patterning；SADP）、光刻冷凍曝光蝕刻（Litho-Freeze Litho-Etch；LFLE）等方法；也有行之有年光學鄰近校正（Optical Proximity Correction；OPC）等方法。例如氟化氬浸潤式曝光機的單次曝光分辨率在38~40nm左右，經過上述方法的處理晶圓上的最小尺寸可以精確到10~12nm。中國早已進口氟化氬浸潤式曝光機，台積電可以用以製造7nm製程，中國當然也可以，良率高低和時間早晚而已。至於更先進的製程節點也並非全無可能，也是良率、成本和產能的問題。所以中國半導體製程的能力問題，根植於其先進製程設備的自製率，其弱勢是在曝光機、離子植入機（ion implanter）和電子束檢測系統（e-beam testing system），其中曝光機的自製能力自然最受矚目。如何跨越外在設下的限制？除了沿外界已經發生過的EUV研發路徑之外，奈米壓印（nanoimprint）可能是一個途徑。奈米壓印已經應用於3D NAND的量產，機台的分辨率在5nm左右，只是它的晶圓產量（wafer throughput）不高。但是它的機台單價較低，目前解決方式就是以機台數量來彌補產能。在DRAM與邏輯的應用上，奈米壓印在良率還有所不足，得改善如顆粒等問題。奈米壓印機中國已有了，問題也是要花多長時間才追得上世界技術前沿？ 

2001年安隆（Enron）事件發生時，我正在倫敦結束我募資路演（fundraising roadshow）的定價（pricing），聽到這消息有如平地驚雷，還存了一絲僥倖。僥倖的是幸好訂價已經完成，募資到手，但絕稱不上圓滿，因為想在長久的資本市場中運作，得要讓投資的人留有合理的獲利餘裕。定價如果定在最高點，募資方佔了便宜，但也肯定會燙了投資人的手，恐怕以後就別想再進出資本市場了。 安隆事件後股市下跌，剛買海外存託憑證（Global Depositary Receipt；GDR）的客戶怕是要抱怨了。 回來之後，立即在DIGITIMES專欄為文表達關切。事情也正如預期的有立即衝擊，而且餘波盪漾，之後2年內因為安隆事件的影響股市大跌2、3次。當時五大會計師事務所的龍頭安達信（Arthur & Anderson）集團自此煙消雲散，五大變成四大。  9月13日全球四大會計事務所之一的普華永道（Price Waterhouse Cooper；PwC）因捲入恆大集團財務數據造假風暴，遭中國大陸財政部和證監會合計重罰人民幣4.41億元；中國財政部並給予以普華永道警告、暫停經營業務6個月、撤銷普華永道廣州分所的行政處罰。  普華永道現在於全球四大會計師事務所中，全球市佔率是第二位，約32%，在中國市場中卻是龍頭，其中國的營業額佔全世界營業額在大致在5~10%，因年份而異。在中國市場因所受處分因而遭受的直接財務損失也許在普華永道可以承受的範圍內，但是報導中也提及受普華永道未如實揭露恆大財務狀況而受影響的機構或個人可能發起集體訟訴，這個可能的風險就無法估算了。  恆大與安隆在其尖峰時期的市值其實相若，都是數百億美元的公司。但是恆大的負債超過2兆人民幣，是全世界負債金額較大的公司之一，其坍塌所外溢的影響對於整體經濟的打擊要大得多。  遭遇到這類的事件，後續的各方反應也很典型。首先，出事事務所集團的法遵（compliance）部門會就此一事件本身調查。對於相鄰地域、類似產業等有較高風險的客戶也會徹底盤查，先期排雷。  至於政府的監管部門，除了對出事的公司及會計師事務所調查懲處外，接下來的大致是透過立法手段，對於會計及審計規則施加更嚴格的規定—這些亡羊補牢的措施需要時間來研究、修訂。實施之後因為可使用財務操作空間受到限縮，有些公司會承受不住，繼續爆雷。這也解釋為什麼安隆事件發生後還餘波盪漾不斷。  那麼一個房產公司的坍蹋與電子或半導體產業有什麼關係？產業市場各異，的確關係不太，但是底層的金融財務是相通的。財務金融的穩定性在於公正第三方的審計簽證所產生的信賴。一旦信賴喪失了，金融市場就得動盪一陣子。在那次募資之後，我們的會計師事務所恰好原先屬於安普達集團。安普達的解體、重新整併也著實讓我們兵荒馬亂了一陣子。  至於此次的恆大事件會怎樣影響金融世界？只能期待中國股市與其他股市的連動沒有那麼強烈，風浪小些。至於普華永道的變動以及它怎麼影響其他產業的廠商？再看看吧！  

中風是全球導致死亡和致殘的主要原因之一，其中由運動障礙引起的功能性殘疾是中風後常見的問題。約60%的中風患者在中風後失去行走能力，20%的患者在1年後仍無法獨立行走。恢復行走能力在中風康復中至關重要，直接影響患者的生活品質。傳統的物理治療和職能治療計畫，歷來支持中風後的神經和功能恢復，但結果往往難以預測。為改進康復策略，機器人輔助步態訓練（Robot-assisted gait training；RAGT）這種創新方法應運而生，專注於改善行走能力。RAGT透過重複特定任務，促進運動學習和功能改進。這項技術使患者能夠參與高強度的訓練，例如在10分鐘內完成300步，減少依賴物理治療師。結合物聯網技術，RAGT進一步強化中風後的神經和功能恢復。RAGT有2種方法：末端效應器法和外骨骼法。在末端效應器法中，患者的腳放在足板上，模擬步態的站立和擺動階段；在外骨骼法中，外骨骼裝置透過驅動裝置，在擺動階段彎曲髖部和膝蓋，並配合跑步機模擬站立階段。綜合研究深入探討這些方法的臨床、技術和監管層面的應用，為臨床醫生提供了有關機器人康復潛在恢復機制的寶貴見解。被動訓練模式和重力補償功能為處於急性或亞急性階段的中風患者提供早期康復，使他們能夠專注於運動控制。透過病歷查閱，收集參與者特徵、中風細節和合併症信息，同時透過腦部CT或MRI提供病變位置和中風類型的信息。為評估治療前日常生活活動（ADLs）的獨立性，須對病人進行多項評估，包括Berg平衡量表（BBS）、Brunnstrom階段、匹茲堡睡眠品質指數、Fugl-Meyer下肢功能評估（FMA-LE）和總分（FMA-total）。在慢性中風患者的研究中，常使用POMA的行動性能評估來衡量平衡和步態，並使用BBS來測量姿勢控制和平衡。這些參數在評估和定制康復干預計畫以達到最佳結果。下肢運動功能主要涉及平衡和步態，這些元素是相互關聯的，在中風後經常下降。BBS以其在衡量平衡功能中的高信度和重測信度而著稱，特別適用於中風倖存者的評估。步態分析是下肢運動功能的重要評估工具，推薦用於評估和增強中風後的行走能力。結合BBS和步態分析可全面評估平衡和步態，作為衡量康復干預效果的重要參數。這一綜合方法提供了對患者在恢復行動能力和執行日常任務進展的全面理解。利用物聯網技術，我們在中國醫藥大學開發出一套系統MRGtalk，這是一款針對中風及神經障礙引起的下肢康復的應用輔助前端系統，提升老年人的肢體活動和身體健康。MRGtalk使用普適計算（Pervasive Computing）進行下肢康復，強調肌肉力量的改善和行走能力的增強，包含：1. 增強感官反饋的三點支撐設計促進全負重的站立踏步訓練；2.根據個人能力，可通過具有網頁瀏覽器的固定或移動設備遠程調整訓練參數（步長、頻率、軌跡和持續時間）；3.多患者獨立訓練模式優化時間和精力的使用。作為應用輔助前端，MRGtalk輸出關鍵的訓練參數。臨床實驗顯示，其在改善中風患者的下肢肌肉功能、平衡和行走能力方面具有良好效果。MRGtalk簡化RAGT過程，減少了治療師提供手動輔助的需求，是資通訊技術運用於復健的一個典範。

兩周前SEMICON Taiwan在台北舉行，這個年度盛會聚集全球各地重要的半導體廠商及菁英，共同探討半導體未來的新技術及產業趨勢，這其中最吸睛是對於未來兩個「兆」（trillion）的預測。第一個兆是大家比較耳熟能詳的，半導體的市場規模，會由現在的6,000多億美元，成長到2030年的破兆美元。台灣2023年的GDP是7,551億美元。第二個會破兆的是單一封裝晶片的電晶體數目會超越1兆，目前的紀錄是NVIDIA Blackwell架構GPU內涵1,040億個電晶體，使用台積電4奈米的製程。所以要破兆，還需要10倍的成長。在1980年代，我們所探討單一晶片電晶體的數目是百萬級（million），而2000年初來到10億級（billion），又過了20年現在是兆級（trillion）。10倍的成長在半導體界是司空見慣不足為奇，但是以10倍速度的成長且經歷過50年，幾乎所有可能的方法及創新的技術都用到了極限，所以兆級電晶體的最後一哩路將會是備極艱辛。位於比利時的Imec成立40年，是全球半導體相關先進技術最重要的研究機構，舉凡FinFET、EUV、nano-sheet FET等，都是其領先提出並且實現。由於其中立的立場，以及擁有先進設備及優越的人才，吸引全球大廠進駐與其合作，因此被稱為是半導體界的瑞士，所以由Imec來說明兆級電晶體的實現是最恰當不過的。Imec在會場自家舉辦的論壇中提出CMOS 2.0的概念，也就是實現兆級電晶體所需的創新思維及技術。這除了要持續微縮電晶體的尺寸，也就是more Moore；另外還需要先進的封裝技術來配合，這就是more than Moore了。台積電已經量產3奈米製程，即將進入的2奈米，電晶體的架構會由FinFET進入到GAA（gate all around）也就是nano-sheet電晶體。但是要持續進入到1奈米以下，CMOS電晶體的架構要做結構性改變。我們都知道CMOS（complementary MOS）是由nMOS及pMOS組合而成，由最原始的平面式（planar） CMOS到FinFET以至於GAA，2個nMOS及pMOS一直都是並排在同一平面。但是到了1奈米以下，為了更進一步的微縮，nMOS及pMOS必須要上下堆疊而非並排。也因為是上下堆疊可視為是一個電晶體，所以被稱為是CFET。可以用堆疊方法做出1個CFET，同樣的方法就可以做出2個以上CFET的堆疊，這樣兆級電晶體的晶圓不就可以實現了?其實不然，這還要許多尖端工藝來配合。要做到1奈米等級的曝光顯影，需要使用高數值孔徑（NA=0.55）的EUV，此EUV造價不斐需要3億美元。另外，上兆個電晶體的耗電會輕易地超過1,000瓦，為了節省電力的消耗，研究人員提出晶圓背面供電的方法。現行的晶圓不論訊號或者電源都是由晶圓上方所提供，所以電力需要經過十幾層的金屬往下，才會到達最下方需要電力來運作的電晶體。這就如同提了一桶水，走山路到到山頂去澆水，山路是愈走愈窄，好不容易到了山頂，可能只剩下半桶的水。直接由晶圓背面供電，是個立竿見影節省電力消耗的良方。台積電在A16製程（1.6奈米）將開始使用此背面供電技術，但是該如何實現？這需要晶圓鍵結技術（wafer to wafer bonding），包括bumpless技術。也就是將提供背面供電的電路製作在另一片晶圓上，然後與磨薄後主晶片的背面對準並鍵結，使兩片晶圓結合為一體，這個程序需要在真空下加溫及加機械力，而晶圓間的鍵結是依賴凡德瓦爾力（van der Waals force）來完成。這個技術在30多年前，我在美國當研究生時就已經發展，當時隔壁實驗室正從事MEMS的研究，需要製作一個微小的空腔，因此手工組裝一套半導體晶圓鍵結設備。沒想到當初這套技術，如今成為實現兆級電晶體的利器。既使有了更省電的CFET及晶圓背面供電技術，然而上兆個電晶體仍舊會產生相當的熱，需要從有限的面積內帶走。Imec研究人員製作液態冷卻的微流道，將冷液體引入到晶圓表面的熱點，而將熱帶走的熱液體，由不同的流道引出，並在外部做熱交換。此微流道相當的複雜，需要將冷熱液體分流，這很難用傳統的機械加工來完成，而3D列印技術克服這個困難。半導體的晶圓技術總是不斷地，在面對問題及解決問題的循環中匍匐前進。過往多依賴電晶體結構及晶圓製作技術來完成，現今先進封裝甚至散熱技術會扮演愈來愈重要的角色。此次SEMICON Taiwan所揭櫫的兩個兆的目標，我們相信是會達成的。

矽基光子整合線路概念肇始於1985年，在1991、1992年時於SOI（Silicon-On-Insulator）晶圓上，展示低光子損失的波導。90年代初期的先進製程大致落在0.6~0.8微米之間，這還是6吋廠的年代。這個臨界尺度比現在大部分的光子元件都大，那時若有比較成熟的光子元件與PIC（光子整合線路），和電子元件與EIC（電子整合線路）的整合是有說服力的，因為做出的光子元件尺寸與電子元件尺寸不會相差過大。  但是現在矽光子才開始要啟動量產階段。現在矽光子所要開啟的時代叫大尺度整合（LSI；Large-Scale Integration），其定義是一個晶片上的光子元件數目在500~10,000個之間。下一個階段的超大規模尺度整合（VLSI；Very Large-Scale Integration），亦即光子元件數目大於10,000個的整合晶片。熟悉電子積體電路的讀者看到這個數目想必會啞然失笑，現在較先進的半導體產品其門數（gate count）動輒上千億乃至於兆以上， LSI上光子元件數目真的見小了。  晶片上光子元件的數目如此受限，其癥結在於光子元件的尺度取決於矽的透明波長及折射率，結果就在毫米尺度範圍。以任何PIC一定會用得著的波導來看，最小的波導寛220~500奈米、高220~300奈米之間，長度則從微米到毫米。其它的光子元件，如MHI、感測器的面積從幾百微米平方至幾毫米平方不等，其他的調制器也都在這個數量級。  除了光子元件本身所佔的空間之外，光子元件之間為避免互相干擾必須留有的間距，其實比光子元件本身更大。所以光子元件未來面臨的第一個挑戰就是利用PIC設計、材料與結構創新以縮小光子元件的尺寸。  一個晶片上容許的光子元件太少很難執行複雜的功能，幸好目前的LSI大致可以滿足當下迫切需要的短、中距通訊應用需求。  第二個問題仍然是尺度的問題。PIC與EIC二者尺寸之間相差幾個階秩，這就造成單晶片整合（monolithic integration）中PIC與EIC難以匹配的問題。  舉例來說，格羅方德（GlobalFoundries；GF）矽光子代工平台使用12吋45奈米SOI晶圓。對於EIC來講，45奈米也許是適合的製程平台，但是SOI晶圓的價格比常規的12吋晶圓價格是倍數的昂貴；對於PIC而言，用12吋45奈米製程是大材小用，單只是PIC的話，8吋的製程足矣。何況對於目前的目標應用AI伺服器上的短、中距離通訊，高速、寬頻、低功耗的需求是顯而易見的，滿足這些需求可能需要至少22奈米才能製造的FinFET。EIC與PIC的相容性益發緊張。  幸好先進封裝也同時在此時興盛，這使得矽光子元件的整合變得有彈性，選項包括2.5D封裝、3D封裝、異質整合（heterogeneous integration）等。  以目前即將進入量產的大型平行光學元件（LPO；Large Parallel Optics）以及聯合封裝光學元件（CPO；Co-Packaged Optics）為例，二者都是以2.5D先進封裝的方式來整合EIC及PIC，以達到低延遲（latency）、低功耗以及其他的優點。  另一個問題是生態發展。矽光子元件整個產業鏈生態面臨的問題之一，是來自於光子元件的多樣化。  電子的EIC主要構成分子就是電晶體。雖然電晶體實際上還是有不同的種類、具有不同的特性，譬如邏輯線路的電晶體比較注重快速開關（switch）以提高運算效能；而DRAM線路的電晶體比較留意漏電流（leakage current），以延長資訊保留時間（retention time）。但是即使電晶體的特性是有些不同，電晶體做為積體線路架構的基本單元是毋庸置疑的。  但是PIC的狀況完全不同，尤其是負責編碼光子訊息的調制器，種類繁多。又由於現在一個晶片上光子元件數目還在可控範圍之內，PIC設計工程師比較有機會去選擇元件並調整其參數藉以優化整體PIC的效能，也就是設計工程師看起來更像元件工程師（device engineer）。這使得晶片上調制器看起來五花八門，也在未來代工平台的製程標準化平添一些小障礙。  另外的問題還有做為PIC代工產業的輔助生態架構問題，包括EDA、IP、PDK（Process Design Kit）、整合元件測試等問題。這些問題在矽光子代工過去做的比較久的GF著墨比較多，對於即將進入量產的其他公司應該也不會造成太大的障礙，畢竟這些都是在以前EIC代工業務發展過程都經歷過的。 AI興起之後，預計晶片與晶片之間、伺服器與伺服器之間的短、中距通訊會變成主要的通訊型態，甚至超過資料中心與終端用戶之間的通訊量。由此強大需求來驅動矽光子技術的發展以及生產體制的成熟、完善是產業界的優先之事。