晶片前瞻設計技術工作坊 助力培育晶片前瞻設計人才

產業近年來持續致力先進製程的工具開發，同時不斷強化IP陣容，致力縮短SoC的開發時程。在SoC的開發中，儘管數位電路主要負責日常運算，是現代晶片的核心，但從終端系統設計角度來看，擔任週邊感測之類比電路仍然是SoC成功運行不可或缺的一環。

居EDA領導地位的Cadence，長年來挹注大量資源於客製化、類比混合訊號與射頻領域的工具與流程研發，更是此領域的最重要的推手。自1991年起，Cadence Virtuoso技術與工具平台就已在客製化IC和模擬設計領域中被廣泛採用，30多年來Virtuoso平台已協助無以數計的工程師和IC設計製造商，實現創新產品設計並在市場上大放異彩。此外，Cadence的客製化、類比混合訊號與射頻晶片設計流程近年也屢獲各家晶圓廠在不同製程上的認證，助力加速下一代行動、5G和汽車與其他新興應用設計的開發。

然而，客製化、類比混合訊號與射頻領域求才若渴，原因是精通類比混合訊號與射頻設計大約需要具備十幾年的經驗，因此相對而言此領域工程師的人才養成也最為困難，除了原本具備理論基礎外，更要強化實作能力，逐步累積經驗。為此，Cadence長期透過產學界的互動與交流，一起推動創新研究與產學發展，希望讓更多的老師與學生有機會使用Cadence的先進工具來進行教學和基礎研究，讓微電子系統的驗證、設計與實現工具能夠更廣泛地應用在學術研究。

為延續Cadence多年孕育人才、扎根學校的文化，2023年特別支持「精準健康晶片系統與應用技術聯盟」及「智慧晶片系統整合推動聯盟」，協助舉辦北中南共四場『晶片前瞻設計技術工作坊』，使EDA業界專家與智慧晶片相關課程之教授學者們有充分的經驗交流機會，讓對前瞻設計有興趣之老師更了解目前業界需求走向，也讓後續開發相關教材時能以更加貼近業界所需，助力培育智慧晶片系統與應用之前瞻晶片設計整合性人才。

全台四場『晶片前瞻設計技術工作坊』分別將於陽明交大、成功大學、台灣大學等地進行，由Cadence應用工程處李宗穎處長進行分享，內容包括先進製程類比IC設計之開發、先進製程布局及驗證工具如何縮短設計驗證周轉時間、射頻IC開發全新流程，並探討如何利用全新光電異質整合開發平台，提升矽光子IC設計之研發動能等課程，協助老師更深入了解先進客製化、類比混合訊號與射頻領域最新的產業新知與技術趨勢，以及業界最新智慧系統設計與全新設計流程產品技術。

「精準健康晶片系統與應用技術聯盟」及「智慧晶片系統整合推動聯盟」為因應產業變革之人才培育需求，配合政府產業創新及加值應用，並因應前瞻半導體與晶片系統設計技術需求，所推動之產學合作教育機制，可強化電資領域師生在理論、實務、系統整合、跨領域學習與新興科技所需前瞻晶片設計技術的深耕，以培育產業所需之未來人才。歡迎對前瞻晶片設計有興趣的老師們報名參加，共同為發掘智慧晶片系統與應用之前瞻晶片設計人才、培育種子而努力！歡迎報名參加。