實現具備軟體意識的SoC設計方式
System Realization產生立即可供應用軟體部署使用的完整硬體/軟體平台,SoC Realization確保單一SoC的成功開發以滿足系統需求。通常,晶片完成時,SoCs就會被視為「完成」。然而除非各硬體子系統的軟體裝置驅動程式完成,否則SoC Realization就不算完成。這些驅動程式應該與SoC一起開發,而不是稍後再開發,這會改變對於如何提供晶片IP的新看法。
與其將IP視為獨立「區塊」,建議IP集合應該包含「bare-metal」和硬體IP。Bare-metal軟體就是OS層以下的一切,而bare-metal軟體最重要的功能就是裝置驅動程式。以下所述IP集合也包含驗證IP功能與整合的驗證IP (VIP)。該集合也可包括有固定布局的硬體巨集(hard macros)搭配可合成的register-transfer level (RTL)或transaction-level modeling (TLM)層次IP;也包含設計限制。
在傳統的SoC設計方法中,首先建立硬體後再撰寫驅動程式,通常由不瞭解硬體詳情的人撰寫。因此造成兩個很壞的情況:其一是昂貴的客製化驅動程式開發工作,由很少硬體知識或者鮮少或沒有OS知識的硬體人員來負責;其二是購買一般性驅動程式,由對特定硬體與OS之間關係只有一般性瞭解的人員撰寫,而無法發揮硬體的全部功能。
無論哪種狀況,應用軟體都與基本硬體系統沾不上邊。結果應用軟體與硬體之間的連結非常脆弱。雖然最後建立的系統或多或少有些作用,但或許是次佳的、過度設計或設計不足的、延誤,並且因太過於昂貴而無法獲利。若驅動程式是IP集合的一環,就應該將完整的基本硬體功能呈現給作業系統。這樣可讓OS更容易直接控制或架構硬體資源,以滿足應用軟體之需。
同時,設計限制納入IP集合也很重要。最常見的限制在於功耗、時序與面積。這些限制來源各異,包括功耗的共通電源格式(Common Power Format;CPF)檔案、邏輯合成的時序腳本,和類比區塊的實際佈侷限制。限制就是設計意圖的表達,應該是在設計循環的非常早期就已經開發了。
為了維護設計意圖,限制必須涵蓋到整個設計、驗證與設計實現階段,才能夠填補生產力鴻溝。如果沒有徹底瞭解設計限制,將IP整合到SoC的過程就會變得很困難,而且錯誤百出。Bug很可能出現在IP子系統之間的介面中,可能會危及整體系統功能或者故障,而且驗證成本更加昂貴。所以,妥善規範的全套設計限制就是「立即可供整合」IP的重要關鍵。應該為集合中的所有部分備妥限制,包括類比硬體巨集、可合成的數位IP和驅動程式軟體。
更廣泛的SoC定義
考慮到當今的SoCs越來越複雜,確保子系統之間的高效率通訊,更為重要。如果通訊架構不能勝任,就很難在設計實現階段將這些子系統連結在一起。因此需要更加理解SoC Realization架構階段的通訊網路。更新的晶片通訊做法稱為「晶片上網路系統(network on chip,NoC)」實現更高的多核心SoCs彈性。
目前為止一直都使用傳統SoCs定義。但在軟體定義的SoC Realization,驅動程式是配合各子系統而提供的。驅動程式讓OS能夠直接駕馭各子系統中專屬的硬體功能,包括晶片上通訊網絡。當眾多IP集合組裝成為IP子系統時,SoC Realization最有效率。反之,這些也支援主要的硬體子系統,例如I/Os、CPUs或記憶體。IP必須也為整合而最佳化。設計限制是這種最佳化中重要的一環。
IP集合的內部
傳統上,大部分數位晶片IP都包含控制器層與實體層(PHY)。對於PCI Express或USB等以標準為基礎的IP而言,控制器通常是「軟性」或可合成的IP,而PHY通常是「硬性」的,表示合成與布局都已經完成。現在軟性IP通常建立在RTL;越來越多轉移更高階的abstraction、TLM,容許更快速的設計與驗證,以及微架構的選擇。TLM也能夠用來建立虛擬原型,實現早期軟體驗證。能夠獲得高品質成果的SystemC高階合成最近開始供貨,移植到TLM所需的必要工具已經齊備了。
以TLM為基礎的數位IP只是其中一環而已,驗證IP更應該納入為IP集合的一環。VIP提供驗證IP組態與整合時必要的複雜testbench。除了testbench之外,現在還有VIP可搭配protocol相符管理,支援assertion、以transaction-based的加速,以及模擬用的速率轉接器(rate adapters)。
由於幾乎所有SoCs都是混合訊號的,IP集合可能也會包含一些類比硬體巨集。晶片層、混合訊號驗證是SoC與系統設計人員當前所面對的最嚴苛挑戰之一。藉由開放整合平台(Open Integration Platform)的全新觀念。當IP建立者提供驅動程式時,就不再需要或只需要極少硬體知識即可在事後建立硬體。當IP供應商納入限制時,SoC整合者就能夠自信滿懷地組裝IP集合與子系統了。
開放整合平台(Open Integration Platform)
SoC整合涉及3大步驟:
1.分析架構:系統設計人員基於應用軟體需求,執行假設性分析(業務與技術),開發SoC的整體計畫,並定義處理器、I/O與記憶體等組成要素。定義bare-metal軟體,讓OS層能夠控制硬體。現在已經有晶片規劃工具可以快速執行功耗、面積與成本的假設性分析,發揮一些助益。
2.開發或搜尋為整合而最佳化的IP:無論來自於內部或第三方廠商,設計人員都必須能夠從許多來源找到最適合於應用軟體的IP。這需要catalog或IP library,以便進行技術與成本比較,還要有工具,以便進行功耗、效能與成本的假設性分析。在某些狀況下,設計人員會決定建立為整合而最佳化的IP。為整合而最佳化的部分需求如下:
‧ 功能必須妥善定義並記錄
‧ 提供來源、合成與設計實現討裝以便整合
‧ 備妥含特性資料的晶片驗證IP
‧ IP符合規定的品質方針
‧ IP區塊已經參數化
‧ IP集合配備設計限制
‧ IP測試平台配備硬體與驅動程式用的完整驗證環境
‧ 交付事項包括所有必要腳本、指南、查檢表與文件
3.整合IP以實現SoC:運用個別的IP區塊,會使整合變成令人卻步的任務。當IP組織成為預先驗證、為整合而最佳化的子系統時,事情就會變得更容易了。生產力仍是SoC Realization流程中重要的一環,對彌補獲利鴻溝的工作也有貢獻。
益華電腦(Cadence)提出的「開放整合平台(Open Integration Platform)」提供一個框架,以便在其中執行這些步驟。這是由整合設計環境(Integration Design Environment)驅動,類似於軟體開發人員使用的IDE (Integrated Development Environment),提供周延的全套功能以開發現代的SoCs,使生產力與獲利力雙雙臻於極致。這個環境以開放式標準為基礎,例如OpenAccess資料庫、開放試驗證方法(Open Verification Methodology,OVM)、IP描述用的IP-XA CT格式以及SystemC TLM 2.0建模標準。
設計人員從這個SoC-IDE (Integration Design Environment)開始,進入客戶專屬而且應用軟體專屬的需求,然後帶入來自於內部或外部的IP子系統。可能需要使用第三方客製化服務,以提供短期間所需的專業 — 例如,帶入一些類比專業知識解決以混合訊號子系統為核心的任何問題。整合者能夠設計、驗證和設計實現任何所需的其他IP,然後組裝和驗證完成的SoC,提供製造或交接(handoff)所需的全部資料。
SoC-IDE為基礎設計、驗證與設計實現工具提供「儀錶板」,因而充分發揮既有的功能,例如數據導向驗證、低功耗設計、混合訊號設計實現與驗證,以及硬體/軟體整合。這些功能將不斷地演進,以滿足SoC整合者的需求。這裡所述的SoC Realization吸引設計人員在需要的時候建立為整合而最佳化的IP,以整合內部建立和外部取得的IP,然後驗證SoC並使其最佳化,以滿足系統需求。因此,這些彌補獲利鴻溝的步驟「建立、整合、最佳化」也是SoC Realization的關鍵。
結論
SoC Realization的EDA 360視野需要更廣泛的SoCs定義,包括bare-metal軟體,搭配將IP視為「集合」的更周延方法,從實體層與通訊協定(控制)層到驅動程式,還有相關的驗證IP與設計限制。以鞏固軟體及硬體之間的脆弱連結,讓應用軟體能夠一路貫穿OS而作業,執行所需的恰到好處的硬體資源。
為了支援這個SoC Realization願景,需要新的技術。第一步就是讓IP建立者更容易建立驅動程式;第二步就是透過metric-driven IP驗證指出哪些IP重複驗證是不必要的。Cadence EDA 360提供開放整合平台(Open Integration Platform),能夠執行假設性分析以判斷最佳的可能架構與整合,開發初始的SoC架構,並快速地整合驗證過的IP成為驗證過的SoCs。
因此,EDA公司、嵌入式軟體與OS供應商、IP供應商、晶圓廠與使用者公司必須通力合作,使IP定義擴及於bare-metal軟體與整個子系統。藉此將開啟邁向高獲利、應用導向System Realization的機會之門。不必花費時間與金錢僱用專家開發客製化驅動程式,或者忍受「一般性」驅動程式的不便,SoC整合者可擁有能夠發揮基礎硬體功能的驅動程式軟體。不必盲目奔忙於整合問題,SoC開發人員可以享用constraint-driven的整合方法。[嵌入式世界專欄每週二刊載]
- 諾發系統宣布應用在先進晶圓級封裝市場的系列產品
- 因應嚴苛環境的NAND Flash與SSD強固化設計關鍵
- 綠色製程及廠務管理論壇(2)專注研發節能產品 致力碳排放減量
- 綠色製程及廠務管理論壇(1)綠色製造全面啟動 一開始就要做對的事
- 綠色製程及廠務管理論壇(3)致力於產品安全與材料使用效能最佳化 提升綠色競爭力
- 行動多媒體娛樂裝置音效IC選用與整合趨勢
- 思達科技宣布與美商陸得斯簽訂探針卡測試技術合作協議
- 晶心科技採用Cadence數位前端低功耗設計流程
- 瑞薩電子推出採8Pin HSON封裝之功率MOSFET產品
- 快捷半導體150V低RDS(ON) MOSFET 在隔離DC-DC應用中具更高性能
- 志聖高亮度LED製程PSS TURN KEY方案 業界最快生產速度 最具競爭力的解決方案
- 志尚儀器代理美國DOD Technologies公司色帶式毒性氣體偵測器
- DPE 晶圓挑揀機設備 成為全球半導體設備首選
- 10/7 SiP微型化技術研討會 讓您的產品更小更具市場價值
- 半導體及LED產業砷及CO2排放減量研討會13、14日舉行
- SEMICON Taiwan首次推出採購洽談會、求才英雄榜
- 景氣回春 SEMICON Taiwan 2010規模歷年最大
- 崇越展出半導體材料與綠能產品
- 景氣雖現雜音 SEMI:明年半導體設備市場成長9%
- DRAM廠拼製程微縮 ASML機台交貨不及
- 整合供應鏈資源 MEMS專區舉辦趨勢論壇
- SEMICON Taiwan設8大主題 助半導體廠尋覓新商機
- 解決缺貨危機 太陽能鑽石切割技術受矚目
- 研發新技術不手軟 半導體廠全力搶攻先進製程
- 半導體業紛上修資本支出 設備業明年展望仍佳
- 高效益的半導體封裝技術 驅動電子產品微型化發展
- 針對可攜式行動裝置特性 選擇合宜的元件整合技術
- 3D IC技術正夯 SEMICON Taiwan推出先進封測專區
- 進入3D IC時代 日月光宣示3大封裝技術發展規畫
- 微機電MEMS元件在行動裝置的應用趨勢
- 帆宣自有品牌、代理產品SEMICON Taiwan亮麗雙登場
- 冲成代理更精密半導體及太陽能設備 幫助客戶提升製程良率 共創雙贏局面
- 中國砂輪發表最新Wafer Level Reflowable Casting Lens晶圓級可回焊鑄造鏡片技術
- Vitrox 全功能 Lead scanner 引進國內市場
- 志尚儀器開啟半導體線上微污染監測設備的新紀元
- 台灣長瀨首次參展SEMICON Taiwan 展出多項半導體製程材料
- 元利盛於SEMICON展出微機電複合組裝機 適用於微機電零組件封裝 具備高精度取置與點膠模組
- 全球LED投資動能可望持續到2011年 SEMICON Taiwan特別推出LED製程專區及技術發表會
- 國際半導體展SEMICON Taiwan 2010歡慶15週年 八大展覽專區、五大國際論壇、三大聯誼系列活動精采登場
- 封裝產業勢頭增強 矽品精密蓄勢待發 專訪矽品精密製造群研發中心副總經理陳建安
- SEMICON Taiwan 15週年 產業回顧:台灣半導體產業傲視全球的成績與表現
- 秉持「科技醫生」的實力與服務精神 吉利康提供半導體產業製程更佳創新解決方案
- USHIO優志旺將於「2010 SEMICON」展出2~6吋全面投影式曝光機「UX4-LEDs」
- 詳維3D檢測設備 支援先進封裝之二次元及三次元檢測能力
- 志聖SEMICOM Taiwan發表全自動晶圓壓膜機 再創半導體3D Packaging製程革命新紀元
- 永光站穩大陸 前進全球市場
- 永光化學以提高客戶生產良率為使命
- 應用材料運用突破性的流動式化學氣相沉積技術 推動先進的微晶片設計
- Lantiq推出Gigabit速度級閘道處理器系列 具領先性能與靈活性 可支援全新數位家庭服務
- 晶達光電榮獲經濟部第13屆小巨人獎
- 結合GPS與GPRS功能的新型智慧型遠程終端控制器 : GT-540P
- 思達科技提供最佳半導體測試解決方案 跨系統設備與耗材供應 邁向全方位測試設備品牌
- USB3.0廠商積極表態 搶攻千億元商機
- International Rectifier功率MOSFET 產品系列 支持 -30V 至100V 的電壓
- LED業界首見6吋全面投影式曝光機 2吋、4吋、6吋基板兼用且處理速度快速
- AMD首度發表兩款全新處理器設計 於X86創新科技中樹立全新標準
- MIPS與香港科技園公司共同合作推動IC設計創新
- International Rectifier推出全新IGBT 優化電源管理設計
- SEMICON Taiwan盛大規劃50場產業技術論壇與發表會
- 戈爾過濾芯降低高純度化學品處理總成本並提升系統性能
- 7月北美半導體設備B/B值1.23 創9年新高
- 瑞薩電子宣布 SH-2/SH-2A系列微處理可支援.NET Micro Framework 4.1
- 多層壓電陶瓷零組件特性及其在可攜式裝置中的應用
- 實現具備軟體意識的SoC設計方式
- 晶心科技採用並整合新思科技的IP解決方案 有效縮短SoC之開發週期 提升產品效能
- LED上游缺料考驗業者應變能力 高功率LED產品持續看俏、低階產品面臨供需及價格壓力
- 晶焱科技針對可攜式電子產品推出一系列靜電放電保護元件
- SEMICON Taiwan 2010展會 790號攤位:GORE過濾芯重新定義過濾技術性能
- SEMICON Taiwan 2010推出3D IC及先進封測專區 展覽與論壇免費報名 還有機會抽iPad
- SEMICON Taiwan推出MEMS與LED製程專區 8月6日前上網報名即有機會抽中Apple iPad
- SEMICON West開展 SEMI預估2010年半導體設備市場達325億美元台灣以91.8億美元成為最大採購市場
- SEMICON Taiwan 2010預先報名送iPad
- SEMICON Taiwan首度推出LED技術展覽專區
- SEMI整合5大產業 籌組SEMI高科技綠色製程委員會