以SiP技術打造體積更小、效能更佳的先進產品應用

運用SiP技術可將硬體系統功能整合到極小體積，卻能維持相同功能水準，甚至還可讓系統更省電、體積更小。GSA

Wi-Fi無線網路、Bluetooth低功耗藍牙無線傳輸等無線傳輸，已深入家庭應用環境。家庭智能應用講求的是系統載板越小越好、整體功耗與功能模組設計應極度精簡，而應市場需求產生的SiP系統封裝技術，正可為這類應用提供高整合度的硬體平台解決方案…

消費者對產品設計、外觀美學要求提升，卻同時也要求產品的附加功能設計越來越多，要達到不增加產品體積同時兼具相同的功能與設計，對產品開發人員來說並不件容易的事情，這時透過積體電路系統封裝水準整合的SiP(System in Package)系統封裝技術，正可將不同用途的積體電路晶片以積體電路封裝手段進行整合，不僅可以將原有的電子電路減少70%~80%以上，整體硬體平台的運行功耗也會因為PCB電路板縮小而減少，而在產品整體功耗表現、體積等條件獲得改善，甚至達到較前代產品更優異的設計成果。

SiP技術具整合彈性  可大幅縮減電路載板面積

系統封裝(SiP)技術在現有積體電路工程並非高困難度的製程，因為各種功能晶片利用積體電路封裝技術整合，除考量封裝體的散熱處理外，功能晶片組構可以將原本離散的功能設計或元件，整合在單一晶片，不僅可以避免設計方案被抄襲複製，也能透過多功能晶片整合的優勢讓最終產品更具市場競爭力，尤其在產品的體積、功耗與成本上都能因為SiP技術而獲得改善。

SiP元器件若設計規畫得當，已可相當於一系統載板的相關功能晶片、電路的總和，而依據不同的功能晶片進行系統封裝，可以採簡單的Side by Side晶片佈局，也可利用相對更複雜的多晶片模組MCM(Multi-chip Module)技術、多晶片封裝MCP(Multi-chip Package)技術、晶片堆疊(Stack Die)、PoP(Package on Package)、PiP(Package in Package)等不同難度與製作方式進行系統組構。也就是說，在單一個封裝體內不只可運用多個晶片進行系統功能建構，甚至還可將包含前述不同類型器件、被動元件、電路晶片、功能模組封裝進行堆疊，透過內部連線或是更複雜的3D IC技術整合，構建成更為複雜的、完整的SiP系統功能。

而在SiP整合封裝中，關鍵的技術就在於SiP封裝體中的晶片或功能模組的晶片內互連技術(Interconnection)，在一般簡單形式或是對晶片體積要求不高的方案中，運用打線接合(Wire Bonding)即可滿足多數需求，而打線接合形式晶片多用Side by Side併列佈局為主，當功能晶片數量多時，晶片的佔位面積就會增加，而若要達到SiP封裝體再積極微縮設計，就可改用技術層次更高的覆晶技術(Flip Chip)或是Flip Chip再搭配打線接合與IC載板(Substrate)之間進行互連。

基本上堆疊晶片(Stack Die)的作法在上層的晶片或模塊仍然需要透過打線接合進行連接，但若碰到SiP的整合晶片、功能模塊數量較多時，即堆疊的晶片、功能模組數量增加，這會導致越是設於SiP結構上層的晶片、模塊所需要的打線連接電子線路長度將因此增長，傳輸線路拉長對於高時脈運作的功能模塊會產生線路雜訊或是影響了整體系統效能；至於SiP在結構上為了預留Wire Bonding的打線空間，對晶片與晶片或是功能模塊與功能模塊間插入的Interposer處理，也會因為這些必要程序導致SiP最終封裝成品的厚度增加。

隨著IC積體電路製造、封裝技術不斷演進，晶片或功能模塊的裸晶本身製程，已從微米製程升級至奈米等級，這代表單一個功能晶片或功能模塊可以越做越小，也代表SiP的功能可因而得到倍數的成長，甚至還能游刃有餘地維持相同的封裝體尺寸。

也是拜半導體科技進步之賜，單一晶片功能在效能、體積、功耗表現的持續優化，也同時提升了晶片的SoC(System on Chip)整合能力。但SoC在面對微縮、異質核心(Heterogeneous)整合、產品快速更迭版本？功能等要求越來越高下，也讓製程相對單純、更利於多晶片整合的SiP製程技術抬頭，讓SiP在更多發展場域有其發展優勢與條件。

SiP功能優勢多  成為輕薄電子產品設計重要方案

再來檢視SiP的技術優勢，首先SiP可利用封裝技術讓整合設計更具效率，也就是說SiP可在單一封裝體內裝多組功能晶片，例如單一SiP若整合兩組功能晶片，使用堆疊設計可以在相同晶片佔位面積設置雙晶片功能，若是三個功能晶片構裝，則可以在單一晶片略大的體積設置多晶片功能。

SiP另一大優勢在於構裝晶片的設計驗證會比同樣多功能晶片整合的SoC設計方案更簡單許多，因為SiP為利用已有的功能晶片、矽智財IP或是功能模塊晶片進行構裝，基本上這些功能獨立的晶片皆已可透過既有的驗證流程確認功能完整性，而在SiP製程中僅針對晶片與晶片、功能模塊與功能模塊的內部連線在封裝後是否正常無誤進行驗證，大幅減少設計流程與驗證成本。而SoC卻需要透過版圖佈局？佈線，不僅在設計流程與負荷相對複雜，在後期的晶片驗證調校成本也相對較高，兩者相較SiP在爭取產品上市時間有絕對優勢。

同時，SiP的優點還有可以結合不同功能晶片、功能模塊，在面對異質晶片構裝方面可以極具彈性，在封裝體內還可設置被動元件，甚至集成天線模塊進封裝體，晶片的封裝成果可以自成一套電子系統，實現嵌入式無源元件的設計方案組合。另外SiP也可大幅減低系統開發成本，因為相關的電子迴路都可以透過封裝體內的線路與元件佈局進行整合，如此一來不僅節省了SiP終端元器件本身的佔位空間，也能把部分電路載板的關鍵線路、零組件併入SiP封裝體中，極度簡化PCB電路板的複雜度與面積，成本與驗證程序可獲得大幅優化。

高度積體電路封裝整合  提升產品抗機械、抗化學腐蝕能力

SiP也具備極好的抗機械、抗化學腐蝕能力，因為相關電路都以封裝體整個包覆起來，可增加電路載板的抗機械應力、抗化學腐蝕能力，同時提高了電子系統的可靠性。而與傳統積體電路晶片或封裝元器件不同的是，SiP不只是可處理數位系統電子的通用運算，像是DSP(Digital signal processing)數位信號處理系統、感測器、微機電MEMS(Micro Electro Mechanical Systems)甚至是光通訊應用領域，都可以透過關鍵模組元件整合，以極小晶片的SiP封裝元器件實踐以往需要大片電路功能載板處理的功能設計。

由於SiP可使用的晶片內佈局、內部連線技術方案的差異，可讓SiP實現如單一封裝體透過多晶片互連、倒裝、IC晶片直接晶片互連等設計方案完成SiP元器件設計，這可以讓SiP在多晶片整合後對外的電氣連接介面大幅縮減，不僅可有效減少封裝體尺寸與引腳數量，也可縮短功能IC間的連接線路長度，讓電氣性能表現大幅提升，而SiP透過晶片內部互連可以提供更高品質的電氣連接效果、低功耗、低噪訊的連接品質，尤其在高外部頻率的工作環境中，SiP的運行效能可以達到接近SoC元器件的運行效果。

SiP元器件也並非全無缺點，SiP在運行速度、介面頻寬、功耗表現多數仍較SoC元器件來得遜色，因為SoC為功能極度優化的設計，已對運行效能、介面頻寬、元器件功耗表現進行最佳化調教，而SiP為利用矽智財IP、功能IC或部分功能模塊進行封裝體內的內部連結整合，較SoC多了許多電晶體數量差距，導致功耗表現無法直接與SoC產品相抗衡。此外，內部打線連接若是採TSV(Through-Silicon Via)連接，因為接線未能如SoC達到極度優化，金屬線材連接會因阻抗導致傳輸延遲，加上各功能晶片也有其獨立電源供應，也會導致功耗優化的程度提升受限。