薄膜化與HDI/PCB被動元件整合 減少元件佔位面積、薄化電路載板

SMD被動元件已大幅微縮尺寸，在HDI內埋(Buried)式設計可直接與電路基板整合，但板材也會因此增厚。SINLOON

在積體電路大量微縮、整合元件的趨勢下，被動元件也積極微縮設計，尤其是需搭配無線傳輸射頻收發的電子產品，被動元件的角色更為吃重，透過被動元件高度整合減少更多元件用量，爭取更小的電路載板設計，同時也優化產品成本結構…

電子產品中，或多或少都會整合射頻收發功能，例如，藍牙、Wi-Fi、3G、4G Lte等熱門無線傳輸應用，多半需要重點被動元件搭配整合，有別於數位計算為主的積體電路，可利用矽晶片技術達到高度整合設計，因為被動元件本身在電路與結構上的物理限制，在面臨元件微縮設計趨勢，必須採取不同的策略因應產品設計需求。

3C產品輕薄短小設計抬頭  電路板也需進行微縮設計

以目前3C產品最大宗的智慧手機產品設計來看，最新的智慧手機大多要求輕、薄、短、小，在有限的體積下仍需維持相同甚至更進階的功能整合，同時價格也要更便宜！這些嚴苛的產品要求，通常可運用矽晶片的微縮整合技術，以更小的封裝體、更密集的晶片功能整合達到設計要求，而被動元件部分為採取整合離散元件同時搭配高密度多層電路板、功能整合模組達成設計要求。

但半導體科技可在更小體積使用新的晶圓級整合架構、新封裝就輕易達成數倍微縮的設計要求，而無線通訊產品被要求須使用高整合主動元件搭配高性能被動元件，加上產品體積、功耗各方面的要求，被動元件也必須朝高度整合設計的方向發展。

被動元件佔用載板面積大  積極整合微縮電路板體積效益高

舉例來說，以智慧手機使用的元件數量約400~500個，其中主動元件經過高度整合設計，一般使用數量在10~20個左右，其餘超過300個以上的被動元件卻佔用了8成電路載板面積，若能有效整合被動元件，不僅可以大幅降低電子產品的重量、體積，也能縮減電路載板的面積，不只是能大幅優化料件成本，最直接的效益是電子產品可用更小體積、更輕的重量卻能提供更強大的產品功能。

目前整合被動元件可用的技術，主要有薄膜、低溫陶瓷共燒(Low Temperature Co-fired Ceramic；LTCC)與高密度多層電路板(High Density Interconnect；HDI)或其他印刷電路板技術等。先討論採薄膜整合被動元件的製程概念，一般適合運用薄膜技術整合的被動元件，有線性電阻、電容器、電感器、接地面、焊線墊等。

薄膜技術被動元件  體積更小、性能不減

運用薄膜技術所生產製作之電阻器，在智慧行動電話的應用領域中，可運用簡單之線性電阻原理搭配薄膜電阻材料，生產出單層的電阻特性材料，而這類薄膜電阻也可用於智慧手機的高性能射頻電阻用途，而薄膜電阻最小製程線寬縮小至10um以下。至於薄膜電阻較常使用氮化鉭(TaN)做為電阻的基礎材料，主因在於氮化鉭可提供較合理之膜厚特性與較低的電阻溫度係數(Temperature Coefficient of Resistance；TCR)。

至於薄膜電容方面，常見的無線通訊設備、智能手機等，對於射頻模組或是基頻應用方面，所需的電容器電容值需求自1~100nF不等，而在整合被動元件所能提供的電容值自0.25~500pF不等，可滿足智慧手機所需要的電容器規格要求，此為對於射頻功能模組或是完整射頻收/發器模組，薄膜電容器也可滿足設計要求。

特殊規格被動元件  仍可局部使用傳統元件

在一般常規的電容器設計，多為採金屬-絕緣體-金屬的結構組成，搭配使用非金屬材料封裝組成，達到所需要的電容器規格與性能表現。在薄膜電容所使用的介電層製程中，多數會採行聚合介電材料，在典型厚度的結構下電容密度數約每平方mm 5pF，而搭配氮化矽電漿進行沉積的薄膜電容，則是相當適合用於電容的介電材料，可以讓電容器具備優異的射頻特性，在電容密度於每平方mm 200pF以下時，電容器能有較低的電容溫度係數(Temperature coefficient of capacitance；TCC)，但若在射頻電路需要更高的電容值，電容器即必須改用氧化鋁或氧化鉭鍍膜電容因應。

在智慧手機產品中，電感器的用量一向不多，一般電感器用量大約佔相關被動元件的10%以下，所使用的電感器規格在1~100nH左右，雖然電感器用量不多，但使用的場合卻相對關鍵，因為電感器的設置大多搭配射頻通訊收發應用功能為主，電子產品需要搭配高品質係數的電感器來改善RF射頻通訊的雜訊濾除用途。

而利用多層金屬整合的被動元件，多半為利用金屬層整合電阻、電感與電容，搭配金屬結構形成功能性的線路連結，即便整合被動元件的體積已大幅壓縮，但實際上仍較常見的IC整合功能製程體積大至少10倍上下，這些用於整合的被動元件如電阻、電容與電感，為透過多層的金屬結構相互連接，加上部分搭配聚合物介電材料整合製作，製程方法的成本和性能也會產生差異，一般使用聚合物作為介電材料，材料差異都會直接影響元件模組的熱穩定度、模組材料的吸濕性、與整體模組的彈性係數等表現。

HDI或PCI內嵌整合被動元件  微縮電路載板效益高

在使用HDI或PCB(Printed circuit board)為製作基礎的被動元件模組技術，其實早在數位化電路應用領域上廣泛使用，因為使用HDI或PCB為基礎製作的被動元件功能，所需的電容器與電阻功能，都可以在合理的良率與材料成本上達成平衡，甚至還能在對元件有高精度要求的射頻應用中，提供高精準度的材料元件特性，滿足微縮化的RF射頻模組所需的被動元件需求。透過HDI高密度多層板，將電阻器、電容器等被動元件設置於電路基板之中，已是相當成熟且常見的設計方案，透過高度整合被動元件的電路基板，一方面可以減省被動元件的佔位面積，另一方面也可以降低料件成本與生產加工成本。

而被動元件內埋或內藏HDI電路基板的手法，一般可以分為內埋(Buried)或內嵌(Embedded)兩種方法型態，雖然內埋與內嵌在字面上極為相近，實際上製程卻有明顯差異。對內埋元件的製作方式，可以區分為主動元件的內埋與被動元件的內埋，內埋的被動元件可以包含電阻、電感與電容器；主動元件的內埋可分為構裝形式的功能模組晶片(Package)或功能性的裸晶(Bare Chip)等。至於被動元件的內嵌製作方式，則主要僅有被動元件(電阻、電感與電容器)的內嵌整合，而沒有如內埋手法還可整合主動元器件於電路基板中。

而元件內埋製程，主要是將一般小型化的SMT元件，直接與基板的多層化製程結合、整合，操作優點在於導入的元件均為沿用一般原始零組件，在成本上與使用一般元件差異不大，對於元件本身上的規格(如電阻值、電容值、電感值)需求齊全，不用擔心找不到對應的元件組構，缺點是因為受限材料元件限制，這類整合基板的厚度較厚，較無法達到電路基板薄化的要求，製造流程與現行的製程也不見得相容。至於內嵌製作手法，則是將電阻、電容等被動元件於製造板材時進行製作，製成基板為薄膜層積結構，但缺點是製作內嵌元件不能預先測試驗證，會略為影響基板的生產良率，但卻具備能積極薄化電路基板厚度的優點。