瑞昱採用Cadence Tempus時序解決方案完成 N12製程晶片設計

益華電腦（Cadence Design Systems, Inc.）宣布，全球頂尖的網路與多媒體晶片大廠瑞昱半導體成功使用 Cadence Tempus時序解決方案完成N12高效能CPU核心簽核任務，同時大幅提升功耗、效能和面積。採用 Tempus時序解決方案，瑞昱提高兩倍的生產力，並且與之前的方法相比，成功縮短50%的設計收斂周轉時間。此外，瑞昱還將其運算成本和記憶體佔用量降低50%。

Cadence 簽核解決方案為瑞昱團隊提供了幾個主要優勢，包括：一、準確的黃金簽核分析：Cadence Tempus時序解決方案和Quantus萃取解決方案，使瑞昱團隊能夠自信地提供準確、有效的晶片設計。二、提高生產力並縮短排程時間：Tempus ECO選項搭配SmartMMMC最佳化功能，使瑞昱在Innovus設計實現系統中達到更少的迭代，更快地時序收斂。三、節省運算資源：具有並行多模式多角技術的Tempus CMMMC功能，使瑞昱能夠在單次執行中簽核所有場景，以便更快達到設計收斂，並可顯著的節省所需要的運算資源。

瑞昱半導體黃依瑋副總表示，能準時達到上市時間目標並且能有最優化的晶片效能，對我們業務至關重要，而Cadence Tempus時序解決方案助力我們實現這些目標。與Cadence成功地完成N12設計專案合作，迅速實現了可運行晶片，計劃在多種技術的多項新專案中採用Tempus時序解決方案。

Cadence數位簽核事業群研發副總裁Sharad Mehrotra表示，隨著先進的製程設計和愈來愈複雜，像是瑞昱這樣的客戶要快速提高生產力、符合上市時間並實現最佳的PPA非常重要。與瑞昱緊密合作，驗證Cadence的時序簽核解決方案策略適用於團隊的所有關鍵需求。瑞昱已成為不斷成長的簽核解決方案客戶群之一，我們期待未來持續成功合作。

Tempus時序解決方案是更廣泛的Cadence數位全流程的一部分，提供簽核和設計tapeout的快速路徑。

Tempus時序解決方案和數位設計完整流程支持Cadence智慧系統設計策略，加速 SoC 設計的卓越性。如需有關 Tempus 時序解決方案的更多資訊，請參考Cadence官網。