Teradyne以AI技術形塑大型晶片測試的創新

人工智慧（AI）技術的濫觴，今天幾乎無處不AI存在的事實下，半導體是背後推動這股強大應用趨勢的最大的推手，隨著3D封裝技術的突飛猛進，大型晶片的測試帶來更大的挑戰，這種大量採用先進封裝技術的晶片，由於造價昂貴，為確保每顆裸晶與模組整合的有效運作，在製程中也不得不新增更多的測試工序反覆驗證，在兼顧測試品質與成本的考量下，催生AI驅動的半導體測試解決方案帶來銳不可擋的測試技術的創新。

半導體測試解決方案的領導廠商美商泰瑞達（Teradyne Inc.）因應先進封裝技術的高速發展，面對於新誕生的大型晶片的尺寸愈變愈大也愈複雜的趨勢，利用AI技術來做為引領晶片測試技術的創新，一直投注高度的開發資源。Teradyne產品策略師（Product Strategist）Amit Khanna博士是SEMICON Taiwan 2024大會的先進測試論壇受邀的專題演講者，他關注的議題正是探索AI技術如何激勵半導體測試技術的創新，這次的專訪他先從晶片測試目前的挑戰談起。

首先使用機器學習的技術來開發晶片測試解決方案，少不了大量的測試數據來訓練AI模型，這些散佈在從晶片設計、製程與多樣化測試平台上的資料，都需要特別加以蒐集並傳遞，這當中第一優先的需要就是嚴密的資訊安全的環境，只有確保客戶資訊安全的前提下，讓客戶端的產品的智慧財產權（IP）受到完善的保護下，這個產業界的合作才可能成行。Khanna指出許多Teradyne的客戶都是全球AI晶片的巨擘，資訊安全與IP的保護是無法逾越的重中之重的基本要求。

Teradyne目前瞄準用AI技術用來做為晶片測試決策制定的使用範例，這種透過雙向的資料傳輸通道，在ATE機台與測試決策系統間的實際互動的機制，正準備大顯身手。舉例來說晶圓進入測試機台時，會一系列執行不同的晶圓檢測流程與軟體工具的使用，透過同步雙向資料的蒐集與AI判讀分析，往往初步確定先期幾片待測晶圓的某些測試一直都維持高度的良率的條件下，就有機會在隨後的晶圓測試中加以條件式的省卻，這可以節省測試工時並進一步貢獻測試成本的最佳化。這正是AI參與測試決策的重要價值。
小晶片（Chiplet） 智慧型插入測試模組架構，滿足大型晶片測試需求

現在的2或3奈米的晶片投資都是10億美元以上的開發與研究費用，解決大型複雜晶片測試，改善大量測試數據資料吞吐與處理的瓶頸，目前尚沒有任何一種ATE測試機台可以勝任這種挑戰。由於產業界已經朝向小晶片（Chiplet）的晶片設計前進，將高複雜度的晶片使用Chiplet的架構，將大晶片化整為零，Chiplet可視為是多顆硬體模組化的IP集合來達到大型晶片的設計與量產，所以晶片的測試也將依循Chiplet的設計架構來規畫，將複雜的晶片切成多個Chiplet的模組做為測試與驗證的基礎，針對Chiplet模組設計出完整涵蓋的測試計畫（Testing Coverage），一旦這些Chiplet封裝成一顆大晶片時，測試系統可以據此完成整個晶片的測試，目前測試系統開始裝設計Chiplet插入測試模組，再層層疊加變成大晶片的測試系統。

Teradyne將大量使用諸如小晶片型態的智慧型插入測試模組（Insertion）的設計，並採取稱為持續AI訓練（Under Go Training）的技術，如果測試中發現某些結果超出預期，這會進一步促成測試範疇的擴大與確認可能的新的測試決策的產生，這些都是Teradyne目前許多相關的研究論文正在探討的解決對策與方案的發展，這同時一舉擴大AI技術參與晶圓測試階段的決策應用的多種可能性與未來的機會。

依靠著資料分析的AI技術是這個技術創新的基礎，目前Teradyne開發一個稱為阿基米德的智慧型分析系統 （Archimedes Analytics Solution） 做為平台，採用零信任資安架構，提供雙向資料傳輸技術做為發展應用的平台，這也是Khanna一直強調的:未來的AI角色與機會將是一個非常令人期待的關鍵發展，對於同時兼顧測試成本與測試品質的AI驅動的測試解決方案，將讓測試解決方案供應商另闢一條重要的蹊徑。