Manz超前部署提供一站式服務 FOPLP RDL客製化不再是難題

(左)亞智科技(Manz)業務本部副總經理簡偉銓、(右)亞智科技技術處處長李裕正。Manz

智慧化趨勢崛起，半導體元件的應用快速延伸，網通、車載、製造...等領域對晶片體積尺寸、資料傳輸速度與功耗要求越來高，傳統的封裝方式已難因應新市場需求，晶圓級和面板級扇出型封裝逐漸成為5G、AIoT、HPC(高效能運算)系統廠商選購晶片的重點，RDL(重佈線)作為此製程中的核心技術，近年來也成為業界焦點。

不過面板級扇出型封裝(FOPLP)的設備客製化程度相當高，亞智科技(Manz)業務本部副總經理簡偉銓強調有意導入的業者在選擇設備供應商時，必須著重設計與整合驗證的能力。

亞智科技技術處處長李裕正接著解釋，RDL對半導體的重要性。他指出半導體體積快速微縮，傳統的打線與覆晶封裝技術已無法搭配晶片尺寸提升電子系統效能，因此廠商開發出可在晶圓上進行封裝的扇入型晶圓級封裝縮小(Fan-In WLP)，達到小型化封裝與降低成本目標。

不過扇入型晶圓級封裝雖有上述優勢，但在製程中會遇到諸多難題，最大難題則在於焊接，如果選用既有的錫球，既有的錫球尺寸會無法置入已微縮過的晶片中，但如縮小錫球尺寸，又會產生額外成本，為了解決此問題，半導體業者著手研發扇出型封裝(Fan-Out)。

此技術分為扇出型晶圓級封裝(FOWLP)與扇出型面板級封裝(FOPLP)兩種技術，其中FOPLP因具備可大量生產、小型化與低成本優勢，因此成為市場焦點。

李裕正表示，現在晶片載板仍以有機材料為主，由於10微米已是線路製作的極限，而且尺寸安定性較差，要在上面製作細線路的難度相當高，面板級RDL則因使用的材料相對較少，可將厚度大幅縮小到2~10微米，再加上面板的大面積玻璃基板製程技術，更讓此封裝製程兼具細線路與大面積特色，他比較FOWLP與FOPLP兩種封裝技術，都以RDL技術進行封裝，可做到500mmX500mm或600mmX600mm的FOPLP封裝面積，會比現在的300mmX300mm晶圓載板高出4~6倍，因此可為具備高良率與高整合能力的業者帶來成本優勢。

提到整合度，李裕正表示這也是FOPLP的另一優勢，目前會使用RDL進行整合的晶片包括手機中的功率晶片、射頻晶片、基頻晶片或高接腳數的應用處理器，另外為了兼顧小體積與高效能，系統封裝(SIP)的應用快速增加，而FOPLP的細線路與大面積正可因應SIP的需求。

他提到不斷微縮的半導體製程已逼近物理極限，封裝被視為延續摩爾定律的重點，而RDL有助於SIP進行異質整合，在未來5G、AI等整合應用電子設備中，可整合微處理器(MCU)、記憶體等數位邏輯運算元件與感測模組，藉此縮短訊號傳輸距離，另外薄化的封裝體積也易於散熱，因此在效率、電性等方面的表現也都比既有的封裝方式更好。

雖然FOPLP具備種種優勢，不過半導體業者要導入並不容易，目前業者常用的晶圓級封裝，其面積、材料都與FOPLP不同，因此容易產生板型翹曲或塗層均勻性不佳等問題，而由於此封裝的尺寸尚未統一，各封裝廠的製程都不相同，業者必須各自尋找解決方式與合適設備。

Manz在半導體RDL製程設備領域本就以設計化服務見長，可滿足市場的客製化需求。不過簡偉銓特別點出，半導體業者對FOPLP的需求不僅是單一機台，而是可提供一站式方案(Turnkey Solution)的合作夥伴，他指出FOPLP的良率要達到量產標準，不能只靠RDL封裝設備，週邊的機台技術也需同步到位，他以塗層製程為例，塗層不均勻一直是封裝業者的最大困擾，對此Manz自行開發的電鍍設備擁有專利技術，可讓塗層均勻性達到95%，大幅提升製程的良率與效率。

簡偉銓指出，Manz布局FOPLP技術已有多年，2015年就已推出相關服務，並已有成功應用案例，除了半導體業者外，近年也有其他業者導入此技術，例如LED業者計劃透過面板級封裝技術路線將線路電鍍於玻璃，優化MiniLED顯示器的效能，被動元件族群則是希望藉此提升產品的容值與感值，擴大應用範圍。

面對市場多元需求，簡偉銓表示Manz不只提供單一機台，而是將觸角擴及到全面製程，以客製化服務打造一站式整體解決方案，徹底解決客戶的痛點與需求，從而打造良率與效率均達最佳化的製程，迎接即將來到的智慧化商機。