精工愛普生半導體擴大部署思源科技自動化偵錯系統

電子設計自動化領導廠商思源科技日前宣佈，精工愛普生(Seiko Epson Corporation,“Epson”)擴大部署思源科技Verdi自動化偵錯系統(Automated Debug System)。這項多年期的合約鞏固了思源科技偵錯系統作為精工愛普生半導體事業部(Seiko-Espson Semiconductor Operations Division)積體電路(IC)偵錯的標準平台的地位。

思源科技的偵錯產品大幅改善了愛普生(Epson)多項產品核心之數位晶片與混合訊號晶片的設計驗證所需時間。即使面對新一代元件日益複雜的設計功能與規模，愛普生工程師們依然能夠藉由思源科技Verdi偵錯系統的操作方便性以及眾多偵錯與分析功能，享受更高的偵錯效率。

精工愛普生半導體事業部IC先進平台開發部經理Kent Kuroiwa表示，與大多數驗證方法截然不同，偵錯是工程密集的，無法以批次流程的方式進行。思源科技瞭解這個關鍵，提供獨家偵錯自動化功能，讓工程師們能夠實現更短的周轉時間和更高的設計生產力，進而提高設計品質。

Verdi自動化偵錯系統(Verdi Automated Debug System)是思源科技先進偵錯的旗艦產品，透過對於複雜IC與SoC設計工作的徹底瞭解，進而自動化，縮短了一半以上的偵錯時間，尤其是不熟悉的老舊設計元素或第三方智慧財產權。這個全功能的系統藉由獨家分析引擎，使長時間的行為追蹤自動化；提供威力強大的全套設計視野，使設計具體化並且幫助分析因果關係；還運用專利技術揭露設計、斷言(assertions)與系統測試(testbench)之間的功能運作與互動。