InPA Systems提供FPGA除錯認證解決方案 加速原型設計 同時及時投入除錯

InPA Systems「主動式除錯(Active Debug) 」

傳統SoC設計先建立硬體後再撰寫驅動程式，導致應用軟體與基本硬體系統間的連結非常脆弱，甚至需要花費昂貴金額設計客製化驅動程式開發工作；或是由毫無軟體經驗的硬體人員來編寫軟體程式，根本無法完整發揮硬體及軟體相互運作功能。 

當業者使用FPGA原型，軟體選擇並不多，但優點在於好用且靈活度高，能夠完全掌控所有週邊連接；而傳統硬體模擬則存在著昂貴和速度限制的問題，同時在介面方面也有諸多限制。因此，在設計大型SoC時，除了硬體設計，還要考慮到軟體和各種與外部元件的連接介面問題，無法等到硬體開發完成後再放上軟體，而藉由FPGA原型能讓軟體研發儘早開始並及時除錯。 

FPGA原型已經成為大型SoC設計驗證平台。但從EDA角度來看，現今仍缺乏能有效在複雜驗證過程中迅速找出錯誤的方法學和工具。 由於缺乏足夠內部可視能力，FPGA Prototype容易出現問題，尤其是系統較大FPGA時，除錯認證功能成為相當大的難題。在傳統模擬、驗證工具中，需要利用人力一一的檢查問題，且沒有適當平台可具體描述問題情境，容易造成雙方溝通困難，甚至當問題接二連三出現時，雙方一來一往除錯更是需花費龐大時間。

為了彌平FPGA原型中存在的EDA工具缺口，InPA Systems提出一種集結控制及軟/硬體除錯工具「主動式除錯(Active Debug) 」解決方案。為檢視運行中FPGA系統狀態，用戶可控制中斷的發生時機，讓系統軟體同步進入除錯狀態，藉由人為啟用、控制相關IP或功能模組檢測可能出錯的範圍，最後藉由軟體控制並送出對應訊息或訊號值，從而同步地讓硬體可擷取電路中相關的暫態現象。

「主動式除錯(Active Debug) 」解決方案可向下相容任何廠牌板子，同時不會影響原本FPGA功能，只需將原來的東西包進除錯認證IP即可。同時，可對多重FPGA進行同步除錯，是目前效率最高的一種方案。InPA不僅提供軟體，也提供可連接到FPGA原型系統的「向量處理模組(VPM)卡」硬體介面，作為連接FPGA原型系統的介面。該公司將對客戶提供完整軟/硬體整合產品。

InPA Systems董事長張秋銘Michael Chang表示，包含軟/硬體在內，目前全球FPGA原型驗證市場規模約6,000萬美元左右，這是個新興領域，隨著SoC設計規模不斷增加，對FPGA原型系統需求水漲船高，客戶對能實現高效運行的EDA工具需求也將隨之提升，這正是商機所在。

結合在軟/硬體EDA工具開發經驗，InPA Systems提供獨特和開放的整合系統，以加速SoC原型驗證和確認。InPA Systems目前已經可支援Xilinx Virtex-5。同時秉持「以最少的cost，最佳的環境，達到超乎預期的效果」InPA Systems將持續為SoC設計業者提供更經濟的FPGA原型除錯方案。