新思科技推出新一代HSPICE精準平行處理技術 為類比及混合訊號設計帶來高達7倍模擬增速 智慧應用 影音
藍牙
世平興業

新思科技推出新一代HSPICE精準平行處理技術 為類比及混合訊號設計帶來高達7倍模擬增速

  • 張琳一

全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)近日推出新一代HSPICE精準平行處理(HSPICE Precision Parallel;HPP)多執行緒(multi-threading)技術,為複雜的類比及混合訊號設計帶來高達7倍模擬(simulation)增速,除新型HPP技術外,HSPICE 2010解決方案包含增強的收斂演算(convergence algorithm)、先進的類比分析及製程設計套件之晶圓級支援,這些特色強化了HSPICE金級標準(gold-standard)的複雜電路驗證準確性,該電路包括相位鎖定迴路(phase-locked loop;PLL)、串列及解串列器(SERDES)、資料轉換器、高精準客製化數位及功耗管理等。有了HSPICE 2010,設計團隊可加速其跨製程變異邊界(across process variation corner)類比電路驗證,同時能降低矽重製(silicon respin)風險。

海思半導體(HiSilicon)類比設計部總監Xiaowei Wang表示,該公司仰賴HSPICE精密的數位控制邏輯功能進行類比設計模擬,利用最新HSPICE精準平行處理技術於資料轉換器上,在8個核心上達到7倍增速,將原本須進行數天模擬時間縮短至約8小時,藉由在一天內完成設計多重反覆驗證模擬,HPP有效地協助類比設計工程師提升生產力。

自2008年起,HSPICE是率先採用全面多執行緒能力的商用電路模擬技術之一,就複雜的類比電路而言,藉由速度的大幅提升和先進多核心擴充性功能,新一代HPP技術將多執行緒效能帶入全新境界。HPP結合可調整之子矩陣(sub-matrix)技術、最佳緩衝使用率及簡化裝置模型評估,以便在當今多核心機械裝置上獲得快速且具高擴充效能,而其有效率的記憶體管理功能,更可執行多達1,000萬個元件以上的布局後(post-layout)電路模擬。

超微半導體繪圖晶片設計部SMTS設計工程師Antonio Todesco表示,就HSPICE精準平行處理技術進行評估,以期加速具有數百萬個元件複雜時脈網絡(clock mesh network)模擬,該技術可使用較少記憶體,便能在一天週轉時間內達成ECO、萃取及模擬,並且提供用以支持時脈網路電路完整性(circuit integrity)的時間解析度(timing resolution)。
新思科技資深副總裁暨類比及混合訊號事業群總經理羅升俊(Paul Lo)表示,隨著在SoC上使用數位輔助(digitally-assisted)類比電路日益增加,設計人員需要藉由電路模擬大幅加速暫態模擬(transient simulation)及利用最新多核心運算資源,新思科技將持續投資新一代HSPICE技術,增進HSPICE使用者模擬生產力。

議題精選-展情速遞