新思科技推出全新高效ARC HS處理器

全球晶片設計及電子系統軟體暨IP領導廠商新思科技(Synopsys)近日宣布，推出全新DesignWare ARC HS處理器系列產品。32位元ARC HS34和HS36處理器是目前最高效的ARC處理器核心，在一般28奈米的矽製程中，能以高達2.2 GHz的速度提供1.9 DMIPS/MHz的處理能力。

新的HS處理器能讓功耗效率(DMIPS/mW)及面積效率(DMIPS/mm²)達到最佳化，同時執行高速數據和訊號處理作業，能充份運用在SoC中使用的嵌入式處理器，以符合固態式硬碟、連網型家電、汽車控制器、媒體播放器、數位電視、機上盒、家用網路等產品的需求。

新的ARC HS處理器系列使用新一代ARCv2指令集架構(instruction-set architecture；ISA)，能在極低功耗下，實現高效嵌入式及高度嵌入式設計，同時使用的矽面積也相當精簡。運用於一般28奈米製程中，HS核心僅耗用0.025mW/MHz，且使用面積最小可達0.15mm²。該核心具備高速的10級管線，支援亂序執行(out-of-order execution)，進而將閒置處理器周期降至最低，且讓指令吞吐量(instruction throughput)達到最大。精密的分支預測以及後期ALU能提升指令處理的效率。為加速數學函數的執行，ARC HS處理器讓設計人員可以選擇執行硬體整數除法器(integer divider)、64位元乘積指令、乘積累加(multiply-accumulate；MAC)、向量加法和向量減法，以及可配置IEEE 754浮點算數單位(單/雙精確度或兩者兼具)。

與前一代的ARC核心相較，ARCv2核心可提升程式碼密度(code density)達18%，進而減少記憶體需求。新的64位元雙倍載入/雙倍儲存之非等齊記憶體(unaligned memory)存取能力可加速數據移轉，透過這項功能，HS處理器能支援緊密耦合(close coupled)記憶體以及指令和數據緩存(只限HS36)。此外，針對需要更高階的記憶體可靠度和記憶體保護的應用，客戶也能額外選擇適用於處理器中所有記憶體的錯誤校正碼(error-correcting code；ECC)硬體。

具備高度可配置性的ARC HS處理器可協助設計人員調整其SoC核心的每個資料事例(instance)，以達到效能、功耗和面積的最佳平衡。用戶能將指令定義擴展至處理其專屬硬體加速器整合的處理器管線，如此可大幅提升特定應用(application-specific)的效能，同時降低功耗及所需的記憶體。原生的ARM AMBA AXI和AHB標準介面能進行32位元及64位元兩種交換處理的配置，使系統吞吐量達到最大。透過單週期存取(single cycle access)，SoC的週邊裝置能直接映射(direct map)至CPU，如此可減少系統層級的延遲並讓硬體整合達到最大化。HS34與H36核心能實現處理器與系統的效能優化，藉此讓設計人員設計出具差異化的產品，同時降低實作成本。