至達科技：運用AI技術優化晶片佈局設計，提升晶片設計效率與性能

隨著生成式人工智慧（Generative AI）等各式數位創新的快速發展，市場對高性能晶片的需求急遽增加，這也導致晶片設計變得更加複雜。以NVIDIA的H100 GPU為例，該晶片內含800億個電晶體。如此龐大的電晶體數量，再加上日益緊迫的上市時程和不斷縮短的產品生命週期，單純依賴人力開發幾乎是個不可能的任務。

為因應這一挑戰，至達科技（Maxeda Technology）與國際IC設計大廠合作，提供多項經過量產驗證的AI輔助電子設計自動化解決方案（AI-assisted EDA Solution）。期盼這次參與TIE Award的競賽，能讓更多的國際大廠看到台灣在EDA的創新成果，並且為進一步的合作創造契機。

研發陣容堅強，合作夥伴涵蓋多家全球前十大IC設計公司

創立於2015年的至達科技，專注於電子設計自動化（EDA）領域，在IC的數位設計上提供了資料流分析、佈局規劃自動化、擺置最佳化以及其他客製化解決方案。

至達科技的共同創辦人中包括台灣大學電機資訊學院院長張耀文教授，同時也是公司執行長陳東傑博士的指導教授。在張院長的號召下，加上科技部的育苗計畫的協助，成立了至達科技，並在國家發展基金的創業天使計劃的支持下，進一步蓬勃發展。憑藉卓越的研發實力，近年來成功地吸引了瑞鼎科技和聯發科技的投資，並成功將產品引入多家全球前十大IC設計客戶中。

「我們團隊擁有強大的研發實力，並積累了許多核心技術」陳博士這樣描述，目前公司擁有超過25位研發人員，核心成員在EDA領域擁有著豐富經驗，團隊中有兩位曾在被譽為「電子設計自動化領域奧林匹亞大賽」的國際積體電路馬拉松程式研發競賽（ACM CADathlon at ICCAD）中獲得不同屆的冠軍。

此外，團隊還有四位曾贏得台灣積體電路電腦輔助設計軟體競賽（IC/CAD Contest）的冠軍。而陳博士本身也於2021年獲得全球最大的EDA會議DAC（ACM / IEEE Design Automation Conference）頒發了優秀青年創新者獎（DAC Under-40 Innovators Award)，以表彰他對EDA發展做出的傑出貢獻和成就。

另外特別值得一提的是，由至達科技、聯發科技以及臺大電資學院共同合作的論文《通過強化學習實現靈活的晶片擺置設計（Flexible Chip Placement via Reinforcement Learning） 》在2022年被選為DAC大會宣傳論文。同時，這個成功的產學研究合作也孕育出創新的解決方案 - MaxPlace強化學習獎勵平台（MaxPlace RL Reward Platform），並在2023年的一百多個新創方案中脫穎而出，成功獲得TIE Award半導體組的第三名。

因應趨勢，EDA導入AI技術提升晶片設計效率

EDA被譽為「晶片之母」，是實現數位創新的關鍵，IC設計工程師使用EDA工具設計晶片功能，將程式代碼轉換為實際電路設計，並在量產前驗證設計的正確性。因此，在晶片內的電晶體規模迅速增加且製程變得更加複雜的情況下，EDA技術直接左右了晶片的設計開發時程與晶片效能。而因應趨勢將AI技術導入EDA領域，更成為未來IC設計能否克服後摩爾時代挑戰的重要關鍵。

陳東傑博士指出，國際級大廠如Google和NVIDIA這樣的晶片設計公司正在將AI技術導入IC設計中，因此，愈來愈多的IC設計工程師研究如何在IC設計過程中採用AI技術，特別是強化學習（Reinforcement Learning）的方式。

然而，即便對於像Google這樣的科技巨擘而言，將強化學習融入晶片設計流程也面臨挑戰。其原因在於強化學習需要進行超過10萬次的迭代學習，方能獲得優化結果。因此，這是一種非常耗時的方法，並且耗用了極高的機器資源。

加上現有的商業解決方案的目標是實現精確的擺置和佈線，以滿足IC量產標準。然而，這種耗時的方法並不太適合強化學習，因為它需要更多的機器資源和運算時間。因此，在引入AI技術時，降低應用強化學習所需的資源，同時保持與最終結果高度相關，便成為導入AI技術的關鍵。

為因應這樣的需求，至達科技推出了MaxPlace RL Reward Platform。這個平台通過快100倍的擺置速度，同時憑藉高相關性的獎勵，在實際的量產驗證下，克服了機器資源和運算時間的限制。它證實了強化學習產出的布局結果明顯優於原始的參考設計流程，有效地優化了晶片的性能，並將實體設計所需的時間從幾個月顯著縮短到數天。

陳東傑博士以建築做為比喻，形容至達科技在晶片設計中專注於實體設計前期的規劃和佈局的角色，猶如建築師在設計一棟房子時，首先必須規劃好房屋的整體結構、浴室、客廳、走廊等佈局和動線，然後才進行細節方面的設計。

而好的開始，是成功的一半，透過合適的前期規劃，能夠大幅減少客戶在後期細節設計階段會遭遇的問題，避免因錯誤設計而需要多次調整，甚至在不合適的架構上做出妥協。當佈局規劃得當時，再進一步配合精確的擺放和佈線的EDA工具，便可以協助IC設計工程師，在最短的時間內完成晶片設計，也獲得較佳的晶片效能。

作為一家以開發創新解決方案為願景的EDA公司，至達科技持續與合作夥伴密切合作，開發經過驗證的AI輔助EDA解決方案，支援工程師克服晶片設計的挑戰，以優化晶片設計加速數位創新。同時，至達科技也期待藉由TIE這個國際創新平台的曝光，創造更多與國際大廠的合作機會，並進一步提升台灣在半導體產業的抗性與競爭力。

欲瞭解更多，歡迎各專業人士於10月12日~14日蒞臨世貿一館「2023 創新技術博覽會-未來科技館」，並點此報名參加TIE Award商機媒合會。