西門子推出全新Solido IP驗證套件

西門子數位工業軟體近日發布全新的Solido IP 驗證套件（Solido IP Validation Suite），這是一套完善的自動化簽核解決方案，可為包括標準元件、記憶體和IP區塊在内的所有設計智慧財產權（IP）類型提供品質保證。此全新驗證套件可對所有IP設計角度和格式提供完整的品質保證（QA）涵蓋率，以及「版本對版本」的IP鑑定，實現更可預測的全晶片IP整合週期，並加速上市時間。

IP的重複使用和模組化能夠帶來品質提升和省時兩大優勢，因此在下一代半導體中，對於現成的設計IP的整合需求不斷提升。為了確保矽晶的成功，所有IP的正確性和一致性都必須在設計流程初期完成驗證；如果在設計週期後期發現問題，可能會導致代價高昂的下線改版或矽晶的重新設計。

設計IP需要由多種設計觀點來組成，像是邏輯、物理、電氣、計時和功耗分析環境等，然而要在所有這些設計角度還有介面格式中對IP進行徹底的驗證是非常耗時的，通常會導致生產計畫嚴重落後。

西門子的Solido IP驗證套件可為生產和整合團隊提供自動化、完善和可客製化的IP驗證功能，進而有助於將計畫進度落後的情形減至最少。本套件包括西門子的Solido Crosscheck軟體和Solido IPdelta軟體，兩者都針對所有類型的設計和基礎IP提供了一套完善的IP QA檢查功能，並在簡化的解決方案中，整合in-view、cross-view和「版本對版本」QA檢查。Solido IP驗證套件透過進階功能，為IP生產和整合團隊提供快速全流程的QA，這些功能包括IP資料重複利用的智慧型分析、可自動更改識別和品質保證報告合併的附加IP QA，及與西門子Calibre等業界領先驗證平台的無縫接軌。

西門子數位工業軟體客製化IC驗證部門副總裁兼總經理Amit Gupta表示，隨著設計IP在半導體設計的重要性與日俱增，高效率和正確的IP驗證已成為邁向投片成功的關鍵一步。Solido IP驗證套件能夠提供可擴充且可重複使用的解決方案，以識別並防止造成設計中斷的問題，協助 IP 生產團隊在每次迭代時實現高品質的IP交付，並幫助晶片層級設計團隊採用完全合格、易於整合的設計IP，實現更短的晶片製造時間。

Renesas EDA事業部的數位後端設計方法部門EDA總工程師Shuji Katayama表示，Renesas的記憶體IP可支援多種操作條件，為了快速、全面確保這些記憶體IP的可靠性，我們採用西門子的Solido IP驗證套件，其客製化功能可以全面滿足我們的要求，提升記憶體IP的品質。

如需深入瞭解西門子全新的Solido IP驗證套件，歡迎至官網查詢。