創意電子提供高速介面全方位量產解決方案

創意電子10G SerDes IP解決方案

創意電子(Global Unichip Corp.)日前宣布推出每秒十億位元(Gbps) 等級的高速介面全方位量產解決方案，其包含了完整的矽智財(IP)、晶片布局、晶片與封裝的協同設計(chip + package co-design) 及生產測試解決方案。 同時也已經利用此解決方案成功地幫助客戶在高速網通、影像處理和行動通訊等產品試產成功。

網路通訊及消費性電子產品對於高速資料傳輸介面的需求已經非常普遍，常見介面如SerDes、PCIE、SATA、XAUI、USB3.0及DDR2/3。然而產品經理在執行高速介面設計案時，常會遇到訊號完整性(signal integrity)、匯流排延遲控制(bus skew control)、時脈抖動補償(system jitter compensation)、供電網路(power delivery network)及降低整體功耗等種種挑戰。傳統的ASIC晶片設計方法並不能有效地應付所有的挑戰，必須考慮一些額外的電路效應，如電路共振(network resonance)、傳輸線效應(transmission line effects)及插入損失(insertion loss)。假設晶片整合、布局和生產測試計畫沒有事先被完善的規劃，晶片完成後的偵錯處理將導致過長的開發時間，那麼量產時程的延誤將無可避免。

創意電子的高速介面設計流程能使前述的問題在設計前期就全部解決，一旦晶片設計平面圖規劃好了，封裝基板設計也將隨之協同設計。ASIC設計者將能參考這個封裝設計模型，以儘早驗證最終的設計規格。

創意電子美國研發中心處長徐仁泰博士表示，新一代資料介面具有很高的傳輸頻寬，而最關鍵的環節就是高速SerDes IP(解串器)的設計，為了克服高速傳輸時平行訊號所產生的雜訊，便採行串列的方式設計以降低雜訊。但由於元件在高速傳輸時，其電容、電阻與電感的性能都會改變。因此，對工程人員而言，如何進行優化調整是非常艱困的工作。

創意電子近期自行設計成功的一系列TSMC 40奈米G製程SerDes IP，包括10G SerDes、PCIE Gen2、SATA/SAS Gen3、XAUI，也替此全方位解決方案立下了一個里程碑。此外，創意電子也將與世界一流矽智財供應商合作，推出完整也涵蓋各製程的IP解決方案。屆時將能從IP、晶片設計、封裝到系統電路板設計，全方位提供客戶更完整的高速介面設計解決方案。以期大幅降低高性能設計案風險，縮短產品上市的時間，並幫助客戶獲得更高的利潤。