3D/2.5D IC搭配先進封裝提升晶片效能

進階3D/2.5D IC製作方式，逐步擴展TSV應用場合，持續擴增進階IC封裝技術的可能性。Yole

10奈米製程仍需要多年時間醞釀、優化，對於先進半導體的需求，初期僅能善用3D/2.5D IC與封裝技術整合，使半導體晶片進展還能跟上摩爾定律的預期，而隨著封裝晶片複雜度與功能性增加，進階封裝技術也必須同步升級跟上市場需求…

目前市場熱烈討論的的10nm或是更先進的半導體製程，相關技術發展雖屢傳突破，但實際上先進製程要導入量產程序仍有數年的醞釀期要熬，一方面需要經過繁複實驗驗證確認穩定性，且晶圓製造開發業者需要添購相關製程設備整合，過程資本支出龐大，也需要市場需求支撐。因此新製程的發展導入過程，往往一耗就是好幾年。

進階封裝技術 滿足高階功能晶片市場需求

但在新製程推出前，新一代的智慧手機、平板電腦甚至桌上型電腦，核心關鍵晶片也必須同步升級滿足市場需求，若在晶片製程跨向10nm的速度無法跟上，就必須另闢蹊徑，利用封裝手段改善現有產品的功能性與電性表現，在關鍵的高階製程還未上線量產之前，利用先進封裝技術滿足市場對新功能晶片、高階半導體元件的使用需求。

目前常見的封裝技術相當多元，其中以3D/2.5D IC最為熱門，因為3D/2.5D IC技術可以利用多組功能晶片進行同質甚至是異質整合的方式，製作成一個功能模塊產品，整合的功能晶片可以是單一功能定位的功能升級，例如記憶體、快閃記憶體等，透過單位記憶晶片的堆疊搭配晶片內連接與外部整體封裝，就能在晶片技術無法突破的限制下，以同一個封裝體達到數倍甚至數十倍晶片功能擴增。

異質多晶片封裝 可減少元件用量降低成本

另一種異質封裝的作法，而是將不同功能模組或系統，透過晶片內連線的方式整合在單一封裝體中，甚至將整個系統所需的功能晶片一次打包成為單一元件。以異質晶片整合的方式，可以將功能或系統整合在一個封裝體中，藉此減省多元件的電路板佔位面積，也能進一步縮小產品設計尺寸，而電子設備因為設置的元器件數量減少、PCB板的使用面積更小，從料件數量、機構尺寸、PCB用量都可獲得減省而得到更優化的成本架構。

投入新製程不只耗費的時間長，相關製程所需的關鍵設備資本支出也不低，投資決策錯誤將造成企業莫大損失，而使用整合封裝的方式實現晶片功能、性能提升，可在不需投入大額資本變更？升級產線，即可達到新產品的規格要求，也因此讓新一代同質/異質封裝技術成為半導體製造的熱門方案。

發展10nm以下製程成本高 進階封裝滿足高階晶片需求

推動10nm以下製程仍需時間、成本與市場支撐問題，短期內難以大舉投入資源導入新製程技術，為了持續滿足市場需求，製造業者能否順暢推動3D/2.5D IC產製方案才是半導體業者能否維持市場競爭力的關鍵。而發展3D/2.5D IC整合需要半導體製造商、設備商、晶圓、封測廠與產品供應鏈相關業者的順暢銜接，雖說與導入10nm新製程遭遇的技術限制與大幅資本支出問題不同，但實際上投入3D/2.5D IC發展的難度也不低。

由於3D/2.5D IC製作方案，須在生產過程導入晶圓矽穿孔(TSV)、晶片堆疊製程與新的立體結構封測方案因應，而在多晶片在封裝體內連接所依靠的TSV結構也有不少製作上的技術門檻尚待突破，成本與良率問題需持續改善製程提升效能，而在同質、異質晶片堆疊方面，同質晶片堆疊一般問題較容易解決，僅需關注材料翹曲控制與導通層連接方面問題，而異質晶片整合堆疊由於晶片內連線複雜度大增，除製作成本會因此墊高、也會導致內部連接成本與驗證成本提升。

3D/2.5D IC製程需積極改善良率問題

在3D/2.5D IC製程中必須積極改善的良率問題，對於高階Flip Chip覆晶封裝解決方案，也必須提升對應技術、材料，加速導入3D/2.5D IC方案商用，相關變動亦直接牽動整體3D/2.5D IC的製造成本，基本上在製造加工的技術問題可透過各種手段改善，反而是高複雜的內部連接結構與加工狀態，會大幅提升檢測驗證的難度，考驗製造商在晶圓缺陷檢測的能力與實際產線操作的處理經驗。

實際開發3D/2.5D IC仍包含許多道高難度工序，如晶圓代工業者需先進行晶圓薄化處理、再以TSV製程鑿穿晶圓進行功能晶片堆疊，而後續製程需仰賴封測廠導入高階的覆晶封裝方案，使Pillar、Bump能在更狹小的晶圓孔隙中順利接合，整個過程仍需維持已處理薄化的晶圓材料本身的應力表現、可靠度與低介電材料損壞問題，3D/2.5D IC產品才能順利產出。

ARM big.LITTLE多核架構 成為行動處理器首選

而在市場應用端的支撐下，使得3D/2.5D IC的市場需求增溫，隨著半導體晶片設計越來越複雜，功能、性能提升需要製程變更才能獲得顯著改善，透過現有進階製程產製功能晶片、搭配向上堆疊以相對於變更整體製程、材料，以更低的成本達到改善半導體元器件整體功能與性能，已成為半導體產業的製作趨勢，為讓功能晶片順利朝上方進行堆疊、並協同運行，整合封裝第一步就是需導入更先進晶圓級封裝(WLP)、覆晶封裝等技術，打造高品質的錫球下層金屬(Under Bump Metallurgy；UBM)結構藉此鞏固3D/2.5D IC架構。

近年由於PC、筆記型電腦市場需求疲軟，對應高性能運算的處理器已不再是推進先進製程的市場推力，反而是熱門的智慧手機、平板電腦等產品，在用量、市場需求成為資訊產品的主力。對行動裝置的輕薄化要求，3D/2.5D IC製造方案剛好可以滿足產品的設計需求，也帶動核心功能的極致整合設計方案持續推陳出新，以ARM的big.LITTLE大小核架構整合設計就是一個相當顯著的案例。

異質核心搭配電源管理機制 針對使用情境優化

目前導入big.LITTLE大小核架構整合設計，已成為行動運算平台晶片的整合重點，如聯發科、三星等行動運算平台晶片大廠，均爭相導入big.LITTLE大小核架構方案設計新一代行動處理器外，也驅動半導體製造端加緊研發3D/2.5D IC封裝技術滿足市場需求。使用big.LITTLE架構的系統單晶片(SoC)，目前已經是多核心行動處理器的重點技術方案。

智慧手機、平板電腦對效能、功耗表現要求愈來愈嚴苛，而一般正常使用狀態下，手機有7成時間處於待機狀態，待機模式僅進行最少量的系統運行狀態維持，而改用ARM提出的big.LITTLE大小核混搭架構，可以針對高負載運算啟用高效能運算核心、待機狀態轉換低功耗的精簡運算核心彈性切換，針對行動裝置的使用情境進行架構優化。另在手機內部的處理器、PMIC(電源管理晶片)、觸控IC也在多核心晶片整合趨勢下加速整合，透過多功能整合的封裝技術方案，達到減少物料清單數量、降低整體成本目的。

除手機大量使用big.LITTLE架構搭配新的整合封裝設計外，目前智慧電視業者也將big.LITTLE架構方案導入智能電視專用SoC產品中，因為新一代聯網電視、智慧電視僅在用戶操控網路應用或是App加值功能才會出現高效率運算處理需求，正常收視節目則維持數位電視基本操作運行，使用情境與智慧手機應用情境近似，因此日本電視SoC業者亦導入big.LITTLE架構提供數位電視高/低運算負載切換的使用需求。