Microchip推出具備連接埠聚合功能的Terabit級安全乙太網PHY系列產品
- 賴品如／台北
-
混合工作模式的成長和網路地理分布的發展，不斷推升網路基礎設施頻寬和安全性的需求，並因而重新定義無邊界網路。據650 Group預測，在人工智慧/機器學習(AI/ML)應用的帶動下，400G和800G的連接埠頻寬將以每年50%以上的速度成長。這種急劇的成長將推動112G PAM4技術從雲端資料中心和電信服務商的交換器和路由器，擴展到企業乙太網交換平台。
為因應此市場需求，Microchip Technology Inc.規劃META-DX2 Ethernet PHY產品組合，並推出全新META-DX2+ PHY產品系列。該產品是業界首款整合了1.6T(terabit/秒)線速端到端加密和連接埠聚合功能並維持緊湊尺寸的解決方案，協助企業乙太網交換器、網路安全設備、雲端互連路由器和光纖傳輸系統全面迎向112G PAM4連接技術。
Microchip通訊業務部企業副總裁Babak Samimi表示：「我們推出四款全新的META-DX2+ Ethernet PHY產品，結合我們的META-DX重計時器(retimer)和PHY產品組合，進一步展現我們協助產業向112G PAM4技術轉型的努力。結合META-DX2L重計時器，Microchip現在可以提供完整的晶片組，滿足自重定時、變速器應用(gearboxing)到先進PHY功能的所有連接需求。透過提供硬體和軟體相容性，客戶可以在他們的企業、資料中心和服務提供者的交換和路由系統中利用架構設計，透過軟體訂閱模式提供端到端安全、多速率埠聚合(multi-rate port aggregation)和精確時間戳記(precision timestamping) 等按需啟用的先進功能。」
META-DX2+具有可配置1.6T資料通路架構，在總變速器容量和由其獨特的ShiftIO能力實現的無中斷2:1保護開關複用模式方面，優於最近的競爭對手2倍。靈活的XpandIO連接埠聚合能力優化了路由器/交換器的埠利用率，支援低速率流量。此外，這些設備還支援IEEE 1588 Class C/D精確時間協議(PTP)，以實現5G和企業關鍵業務服務所需的精確奈秒時間戳記。
Microchip透過提供一系列接腳相容的重計時器和帶有加密選項的先進PHY產品組合，使開發人員能夠擴展設計，在通用板設計和軟體開發套件(SDK)的基礎上增添MACsec和Ipsec功能。
650 Group創辦人兼技術分析師Alan Weckel表示「隨著業界向高密度路由器和交換器的112G PAM4串列生態系統遷移，線速加密和有效利用埠容量變得越來越重要。在實現MACsec和IPsec加密、利用連接埠聚合優化埠容量以及靈活地將路由/交換晶片連接到多速率400G和800G光學元件方面，Microchip的META-DX2+系列將發揮重要作用。」
與META-DX2L重計時器一樣，全新系列META-DX2+ PHY可與Microchip的PolarFire FPGA、ZL30632高效能PLL、振盪器、穩壓器和其他元件一起使用。這些元件已作為系統得到預先驗證，有助於加快設計投產。
