運算與行動平台高速匯流排技術演進
- DIGITIMES企劃
-
隨著處理器朝高頻運算效能、多核心密集發展，其匯流排也勢必隨之高頻、高速化。從2003年後告別平行化而轉向串列化高頻電路發展，從2003年PCIe 1.0、2005年PCIe 2.0、2009年PCIe3.0(8GT/s)到預計2015/16年面市的PCIe 4.0(16GT/s)，由於PCIe4.0有其佈線的物理限制，必須使用到中繼、高速切換晶片來延展訊號傳輸距離，將為IC晶片設計商帶來新一波匯流排高頻化的新挑戰與新商機…
80年代PC發展時使用的匯流排是ISA Bus(8/16bit、33MB/s)，到90年代初32bit區域匯流排群雄並起(MCA、EISA、VESA Local-Bus)；英特爾(Intel)當時推出週邊元件匯流排(Peripheral Component Interface；PCI)，採集總電容、多點傳輸(Multidrop)能力，傳輸速率約33？100MB/s，進而一統區域匯流排的天下。
受限於PCI頻寬為共享式設計，為了解決當PCI匯流排的裝置一多所出現匯流排壅塞、傳輸延遲的情況，後續出現針對伺服器的64bit PCI、PCI-X等擴展規格，傳輸頻寬也加大到266、533MB/s甚至可突破1GB/s。
英特爾則在PC平台上另外針對獨立顯示卡推出繪圖加速埠(Accelerated Graphics Port；AGP)規格，在PCI匯流排之外，獨立出一條可高速傳遞3D圖形？材質傳輸需求的通道。此時PC匯流排仍是平行？並列(Parallel)介面的設計思維，將資料位元平行散佈至對等資料位元訊號線去傳輸，無法隨著處理器時脈提升、資料處理位元倍增而同步提升。
到2003年代PC匯流排導入序列？解序器(Serial/Deserial；SerDes)的串列化技術，將資料位元組拆解、串成連續性的單一位元訊號後高頻傳輸出去，並搭配訊號預強化？修正(Pre-emphasis)技術，由發送端作訊號等量化(equalization)的動作，解決了主機板上玻璃纖維PCB板傳輸通通道中訊號衰減(Insertion Loss)、折射損失(Return Loss)等問題，進而跨越Gbps的傳輸等級。
而串列化技術伴隨著訊號波形的調變方式(B/Q/8/16PSK、QAM32/64/256等)，讓多個位元串流訊號透過不同相位、旋轉向量角度的間隔，使得以原有GHz頻率運行下，傳輸速率可以用2的次方(2/4/8/16/...)的方式倍增，也就是今日帶領我們進入8GT/s甚至邁向明日16GT/s的高速串列傳輸技術的由來。
PCIe 3.0已成主流 從伺服器、工作站到桌機？筆電平台與附加卡
在PC方面，PCIe 3.0於2010年11月底規格定案，其採用8GHz SerDes PHY技術，具備單線道(x1 lane) 8GT/s的訊號傳輸速率，並採用編碼效率較高的128b/130b，以同單線道比較，PCIe 3.0傳輸速率達到985MB/s(接近1GB/s)，比PCIe 2.0 5GT/s且8b/10b編碼下的500MB/s，提升了近2倍；若採用到16線道(x16 lanes)模式下，可傳輸近16GB/s的資料頻寬，可做為伺服器網路背板、磁碟陣列與高階繪圖卡影像材質高速傳輸之用。
2011年起開始有廠商推出支援PCIe 3.0的主控晶片、高速切換開關與中繼晶片(Repeater/ReDriver)。而Intel在Core i系列處理器已實質內建傳統北橋晶片後，從第三代之後的Core i3/5/7處理器系列(Sandy-Bridge/Haswell/Haswell-E)處理器開始提供16 lanes PCIe 3.0匯流排(x16或x8/x8設計)的驅動支援能力；工作站、伺服器等級的XEON E5系列則提供到最多40 lanes(x16/x16/x8)的PCIe 3.0驅動能力。
至於功能等同過去南橋晶片的週邊控制晶片(Peripheral Control Hub；PCH)，從3年前威震桌上型晶片組平台的6、7系列(如X79)、1年前的8系列到2014年的9系列(HM99、X99)，仍然僅提供PCI-E 2.0功能，並且以Direct Media Interface (DMI) 2.0(等同於PCIe 2.0 x4)的雙向共2GB/s傳輸頻寬，跟已內建記憶體控制器、繪圖晶片的處理器晶片相連接。
因此也有主機板廠商，以附加像是PLX Technologies(於2014年6月被半導體網路設備商Avago所購併)的高速切換？控制晶片(PLX87XX)，Pericom公司的PI3PCIE34XX高速切換晶片等等。
此種設計不光是即便安裝到不支援PCIe 3.0的早期Intel Core i3/5/7處理器時，或者是仍停留在僅支援PCIe 2.0的AMD FX-83508核處理器，也能提供PCIe 3.0的匯流排頻寬規格；另外像是使用3way、4way SLI/Crossfire─安插3張或4張獨立顯卡進行多工協同運作時，主機板除了會設計至少3？4組PCIe x16的長形擴充槽之外，還額外設計這些附加的PCIe 3/2.0切換開關晶片，提供像是1:3、1:4等多工切換PCIe 3.0匯流排擴充槽能做x16、x8、x4的頻寬切換，強化了原有晶片組在PCIe 3.0/2.0週邊匯流排的頻寬切換與調度的彈性。
PCIe 3.0在週邊應用上，率先支援的是高階顯示卡，如AMD在2011年推出 Radeon HD 7870，NVIDIA在2012年推出的GeForce GTX680、670繪圖晶片時，亦支援PCIe 3.0 x16 (16GB/s)的傳輸頻寬。
美滿電子(Marvell)推出首款支PCIe 3.0x4規格的Marvell 88SS1093 SSD控制晶片，提供2？4GB/s傳輸頻寬； LSI Logic也推出支援PCIe 3.0 x8 (8GB/s)介面規格的9300-16e主控附加卡(Host Bus Adapter；HBA)；硬碟大廠HGST於2014年推出FlashMAX Ⅲ PCIe SSD，採PCIe 3.0(x8)介面設計。
PCI SIG也推出採光纖纜線為傳輸材質的OcuLink外接介面，同樣提供PCIe 3.0 x4(4GB/s)的傳輸速率，可作為通訊機台╱高速網路交換機等外接乙太網路介面的新選擇。
由於這些更高速M.2(1GB/s)、SATA Express(2GB/s)、NVM Express(4GB/s)、Thunderbolt 1.0/2.0介面規格，以及相關SSD單晶片、模組、磁碟陣列卡的出現，每一個裝置都超過SATA 6Gbps(600MB/s以上)傳輸頻寬，既有的Intel或AMD南橋與處理器之間匯流排越來越不足以應付所需。因此英特爾預定於預定明年(2015年)第2季推出代號Skylake晶片組，正式型號將稱為100系列。
100系列晶片組將是英特爾首度原生支援PCIe 3.0 (8GT/s)超高速匯流排的晶片組，處理器與晶片組之間內部匯流排(DMI 3.0)，將從PCIe 2.0 x4 升級為 PCIe 3.0 x4，頻寬進而提升到單向4GB/s、雙向8GB/s，連NVM Express的支援也游刃有餘。
100系列晶片組將分為針對商用市場的Q170、Q150、B150，與家用市場的 H110、H170、Z170共6款。最高階的Q170、Z170將提供20線道PCIe 3.0，H170、Q150與B150則分別提供16、10、8線道PCIe3.0，最低階的H110則僅提供6通道PCIe 2.0。
PCIe 4.0延遲 恐2016年上市
PCI SIG於2011年11月宣布PCI Express 4.0規格，預計採用16GHz的SerDes技術，達到單通道(x1 lane) 16GT/s的傳輸速率，同時維持跟既有PCIe 3.0/2.0/1.0向下相容的優良傳統。
在PCB走線設計上，目前伺服器設計PCIe 3.0使用兩組連接槽，佈線長度約20英吋(50.8cm)；在同樣設計1？2組PCIe 4.0擴充槽時，佈線長度限制在12？14英吋(30？35cm)。
因既有PCIe 3.0擴充槽(連接器)，操作頻率超過8GHz時會出現嚴重的遠端串音干擾與訊號折射損失，每英吋佈線的能量衰減率太高，協會建議將PCB板寄生電容壓低至400 fF，維持中間阻抗值85歐姆以下，於Tx端加裝傳送線圈(Tcoil)；同時傳送jitter值與接收端(Rx)時間比須依照資料傳輸率做精確調整。協會建議善用PCB佈線模擬軟體來先計算各種阻抗、訊號衰減值等參數。
目前PCIe 4.0仍在處於早期訊號、電氣特性與實體層IP電路的初期工程評估階段，加上要納入更節能的MIPI PHY (Mobile PCIe的實體層電路)，時程上有些落後。
瑞士升特半導體 (Semtech)正研發代號Snowbush－最高傳輸速率上限達32Gbps的PHY IP。新思科技(Synopsis)提供DesignWare電路自動化設計軟體，台灣創意電子(GUC)則掌握10/25Gbps SerDes技術，可供IC設計商針對PCIe 4.0所需的16Gbps PHY做PCIe 3/4 SoC、40/100GBase(XAUI)網路介面等高頻設計應用。
愛德萬測試(Advantest)則開始對半導體業界供應測試速率達16Gbps的高頻數位晶圓？晶片探測模組。真正PCIe 4.0主控晶片、附加卡與相關週邊，預料會拖至2015年第4季甚至2016年才會現身在市面上。
